將無(wú)源器件連接到邏輯門(mén)

數字門(mén)電路本質(zhì)上是模擬的，因為它們使用的是晶體管。當然，這些晶體管工作在它們的極端導通條件下(這正是它們被稱(chēng)為“數字”的原因)，但在邏輯狀態(tài)轉換過(guò)程中它們是純模擬的。通過(guò)增加一些無(wú)源器件，你可以設計出許多種電路，比如電平轉換器、倍頻器、相位檢測器、線(xiàn)路驅動(dòng)器和脈沖變換器。

就拿形式最簡(jiǎn)單的連接門(mén)電路的無(wú)源器件來(lái)說(shuō)吧。上拉/下拉電阻可以將未用的數字輸入設置為確定的邏輯電平(對于分立型CMOS來(lái)說(shuō)這是絕對必須的)。開(kāi)路漏極/集電極/發(fā)射極輸出也需要上拉/下拉電阻以模擬方式設置數字電平。

但如何將門(mén)與無(wú)源器件組合在一起用作定時(shí)或平均組件讓人更感興趣。最基本的占空比至模擬電平轉換可以用一個(gè)簡(jiǎn)單的RC濾波器實(shí)現，見(jiàn)圖1。

圖1：將RC濾波器增加到一個(gè)邏輯門(mén)可以產(chǎn)生帶紋波的電壓值輸出。

脈沖寬度調制(PWM)輸出的是模擬直流電壓值，這個(gè)電壓值來(lái)自施加到RC濾波網(wǎng)絡(luò )的連續高低邏輯電平之間的定時(shí)比例。從電容上的0V開(kāi)始，每個(gè)連續的高電平都會(huì )使電容上的電壓增加一點(diǎn)，直到經(jīng)過(guò)大約5個(gè)RC時(shí)間常數后達到平衡。在平均過(guò)的直流電平上總是存在一個(gè)很小的紋波(圖中有點(diǎn)夸張了)。為了得到最好的結果，脈沖頻率要盡可能高，RC時(shí)間常數則盡可能長(cháng)—與要求的穩定時(shí)間取得一致。

我們可以在最基本的數字類(lèi)型的相位檢測器中充分發(fā)揮這種效應(圖2)。在鎖相環(huán)中可以使用異或功能，因為經(jīng)過(guò)RC濾波器濾波的輸出電壓直接正比于兩個(gè)輸入信號間的相位差導致的占空比。

圖2：一個(gè)異或門(mén)、一個(gè)壓控振蕩器和一些無(wú)源器件組成了一個(gè)倍頻器。

將經(jīng)過(guò)RC濾波器濾波的直流電平反饋到壓控振蕩器(VCO)可以將其頻率鎖定于參考頻率。VCO輸出和參考信號之間的這個(gè)相位差取決于VCO運行在與參考信號相同頻率所需的電壓值。

附帶效果是異或相位檢測器的頻率翻倍功能。事實(shí)上，相同效應可以用于倍頻器(圖3)。

圖3：利用一個(gè)異或門(mén)、一個(gè)運放、兩個(gè)電容、一個(gè)電感和一個(gè)延時(shí)器實(shí)現的倍頻器

異或門(mén)輸出端的邏輯邊沿使LC振蕩器起振，這個(gè)LC振蕩器被調諧為在想要的諧振頻率發(fā)生諧振。當異或門(mén)輸出端是一個(gè)對稱(chēng)的50%占空比時(shí)產(chǎn)生奇數諧振，偶數諧振可以用時(shí)延線(xiàn)剔除，這個(gè)時(shí)延線(xiàn)用于設置合適的異或輸出脈沖占空比，以便最大限度地得到想要的諧振信號。放大器將LC振蕩器的振蕩恢復到數字邏輯電平值。

相位檢測器、線(xiàn)路驅動(dòng)器和脈沖整形器

如果真的希望參考信號和壓控振蕩器(VCO)之間的相位關(guān)系得到嚴格控制，我們可以看一些實(shí)例。在這種情況下，圖2所示的XOR相位檢測器并不能完全滿(mǎn)足要求。例如當參考信號是一個(gè)隨機的非歸零(NRZ)數據流時(shí)，我們想要VCO進(jìn)入相位鎖定狀態(tài)來(lái)產(chǎn)生恢復時(shí)鐘，以便上升時(shí)鐘沿發(fā)生在示波器上看到的數據眼圖的正中。

由于接收器中的熱噪聲(及其它原因)，弱信號的數據轉換會(huì )適時(shí)發(fā)生“抖動(dòng)”，因此采樣數據以確定是1還是0的最佳時(shí)間是在最遠離轉換的時(shí)間點(diǎn)上——也就是模擬調制波形的幅度峰值處的眼中心位置。

圖4：D觸發(fā)器和VCO可以讓你將采樣點(diǎn)設在信號眼圖中心。

這里的輸入數據流以時(shí)鐘方式驅動(dòng)D觸發(fā)器，并在VCO時(shí)鐘高或低的瞬間進(jìn)行采樣。(只有上升的數據沿進(jìn)行時(shí)鐘驅動(dòng)。與延時(shí)輸入進(jìn)行異或可以同時(shí)實(shí)現上升/下降的數據沿時(shí)鐘驅動(dòng)，但沒(méi)有必要。)平均后的直流輸出反饋給VCO，直至VCO下降時(shí)鐘沿找到數據轉換。這樣，真正采樣數據位的上升時(shí)鐘沿就處于它所屬的眼圖中心。這要求50%占空比的時(shí)鐘，這樣的時(shí)鐘可以通過(guò)使用兩倍于目標頻率的VCO再進(jìn)行二分頻獲得。

當數據流中存在很長(cháng)的連續1和0時(shí)，最好是使用定時(shí)的三態(tài)泵上或泵下脈沖，除非RC時(shí)間常數可以做得與連續比特一樣很長(cháng)。

這是我所知道的唯一使用數字邏輯容忍D觸發(fā)器找出自身亞穩態(tài)的一種方法，但不要緊，偶然的亞穩態(tài)結果只是在RC濾波器積分上千個(gè)脈沖期間的一點(diǎn)小瑕疵。

當然，所選擇的D觸發(fā)器的建立/保持時(shí)間必須要快，能夠匹配數據比特率，但在整個(gè)建立/保持規范中會(huì )存在與溫度和電源變化有關(guān)的漂移。“無(wú)限增益”這個(gè)名稱(chēng)有點(diǎn)不恰當。它的實(shí)際意思是，當D觸發(fā)器工作在建立/保持時(shí)間違例場(chǎng)合，由于數據/時(shí)鐘時(shí)序違例中有特別小的變化而導致觸發(fā)器輸出變高、變低或振蕩。很奇怪，但確實(shí)是這樣。

我最近一次使用這種技術(shù)是將74AHC74 D觸發(fā)器用作相位檢測器。最終的數字輸出結果看起來(lái)類(lèi)似于圖4中的底部波形。如果能夠在設計RC濾波器參數時(shí)更仔細些，我也許能夠消除前后的頻率波動(dòng)，但老板是個(gè)急性子，要求我們趕快處理下一個(gè)緊急任務(wù)。不過(guò)對我們來(lái)說(shuō)整個(gè)環(huán)路已經(jīng)工作得足夠好了。

用于補充數字輸出的另外一個(gè)用例是推挽式(是的，我知道這是很老的術(shù)語(yǔ))變壓器驅動(dòng)器(圖5)。

圖5：變壓器將邏輯門(mén)變成了線(xiàn)路驅動(dòng)器。

中心抽頭的VCC/2使得在邏輯高側感應到的電壓(由于邏輯低側的下拉)不會(huì )因某些邏輯系列被二極管鉗位到VCC 。我曾經(jīng)用過(guò)這種技術(shù)，用的是74S系列TTL器件，中心抽頭電壓是VCC，并在原型中僥幸取得了成功，但我不推薦在產(chǎn)品化設計中使用這種技術(shù)。千萬(wàn)不要用74(A)HC來(lái)嘗試，只能用ECL和74S TTL。如果是使用具有更強源驅動(dòng)能力的AHC，中心抽頭可以不要。

目前為止，所有這些無(wú)源器件都被應用到門(mén)輸出端。下面是可以在門(mén)輸入端可以做的一些事情，前提是它們是施密特觸發(fā)器門(mén)(圖6)。

圖6：使用施密特觸發(fā)器XOR、OR或AND門(mén)設計脈沖整形器。

讀者可以瀏覽我的EDN設計思路“可配置邏輯門(mén)的施密特輸入實(shí)現通用單穩態(tài)”了解有關(guān)這些設計的更多細節。

驅動(dòng)諧振LC振蕩器電路

現在讓我們看看用邏輯門(mén)驅動(dòng)諧振LC振蕩器電路會(huì )發(fā)生什么事。圖3已經(jīng)對此有所涉及。下面讓我們了解一下更多細節。圖7給出了電路圖。

圖7：振蕩器諧振頻率子諧波的一連串邏輯邊沿將使振蕩器起振。

圖8顯示了調諧在156.2kHz的振蕩器對單個(gè)上升沿的響應。

圖8：?jiǎn)蝹€(gè)藍色邊沿引發(fā)類(lèi)似吉它弦的黃色振蕩。(注意，下面所有圖形都交換了顏色)

圖7中的振蕩器電路使用了一個(gè)可調(可調諧鐵氧體塊)的396nH電感并聯(lián)一個(gè)1nF C0G(也叫NPO)電容，并通過(guò)一個(gè)68pF的電容松散耦合到TTL源。這個(gè)電路并沒(méi)有使用鍍銅板或PCB;所有元件放置在一個(gè)平臺上，它們的引腳經(jīng)空中焊接在一起。數據手冊上標明的電感Q值在40MHz時(shí)大約為88，因此諧振頻率為8MHz時(shí)的Q值(射頻電阻/電抗)稍微有點(diǎn)高。電容比取決于電感Q值(一般來(lái)說(shuō)電容Q值要比電感Q值好得多)、驅動(dòng)器上升時(shí)間、想要的正弦波電平以及后面將正弦波過(guò)零點(diǎn)恢復到數字邊沿的放大器增益。

在本例中，基于演示的目的，放大器用示波器表示，邏輯源是端接75Ω電纜和75Ω阻性負載的函數發(fā)生器的TTL輸出。由于函數發(fā)生器的限制，實(shí)際占空比為48%，不是理想中的50%。

8MHz諧振頻率來(lái)自公式f = 1/(2π√LC)。但圖9中的示波器顯示器顯示的觸發(fā)黃色邊沿信號頻率為1.6MHz—是振蕩器正弦波頻率的五分之一。這個(gè)電路可以用作5倍頻器，在實(shí)際應用中，到11階或以上的奇數諧波需要根據電感Q獲得(之所以提11階是因為這是我曾經(jīng)嘗試獲得的最高階數)。

圖9：一連串占空比約為50%的黃色邊沿信號如果時(shí)序正確的話(huà)可形成連續的藍色振蕩波

在驅動(dòng)沿和正弦峰值之間還存在其它相位關(guān)系。上升沿與正峰值相關(guān)，下降沿與負峰值相關(guān)。因此偶數諧波不能從50%的方波中剔除—不斷變化的邊沿將抵消相同極性的正弦峰(傅里葉先生是對的!)

不過(guò)只要讓邊沿占空比稍作改變，我們就可以在偶數諧波處再次使正弦峰出現，比如圖10中的6倍頻器。

圖10：出于演示的目的，這里用了一個(gè)40%占空比、1.333MHz的數字信號產(chǎn)生8MHz的6階諧波，因為我不想重新調諧振蕩器。

圖11和圖12顯示了諧振倍頻因子如何隨占空比變化而變化。振蕩頻率在8MHz處仍然是常數，因為振蕩器元件值沒(méi)有改變，但現在矩形波頻率分別位于8MHz的1/7分頻(1.14MHz)和1/8分頻(1MHz)。

圖11：35%占空比起振出1.14MHz矩形波的7階諧波。

圖12：31%占空比起振出1MHz矩形波的8階諧波。

以此類(lèi)推。只要不斷改變的數字邊沿能夠落在最終正弦波的各個(gè)峰值處，振蕩器就能起振。換句話(huà)說(shuō)，交替變化的數字邊沿之間的時(shí)間必須等于想要諧波的半周期的整數倍。

驅動(dòng)脈沖長(cháng)度

前面我們發(fā)現，驅動(dòng)方波的占空比會(huì )影響其上升沿與下降沿和振蕩電路峰值之間的關(guān)系(圖7)。不過(guò)創(chuàng )建想要的脈沖長(cháng)度是另外一回事，通常不是以數字方式完成的，它要求使用與我們試圖重建的相同的高頻時(shí)鐘。

也許甚高頻時(shí)鐘和計數器鏈可以從我們想要倍頻和合成目標脈沖的低頻邊沿觸發(fā)。但也有模擬的方法(如前所述)，它們使用單穩多諧振蕩器、帶門(mén)電路的RC網(wǎng)絡(luò )以及使用現成集總LC與邏輯門(mén)器件的延時(shí)線(xiàn)或用于更高頻的實(shí)際端接傳輸線(xiàn)。甚至可能使用一段不端接的傳輸線(xiàn)實(shí)現倍頻，并使用反射脈沖的來(lái)回時(shí)間作為定時(shí)單元，但這種方法極富技巧。

下面我們來(lái)看一個(gè)有趣的例子，其中驅動(dòng)脈沖是正弦波的半個(gè)周期或更短。由于函數發(fā)生器的限制，我不得不降低振蕩器的諧振頻率來(lái)獲得想要的占空比。用于產(chǎn)生圖13所示波形的振蕩器電路使用了一個(gè)1μH的電感(Q值未知，實(shí)際上是廢料箱中一個(gè)很小的射頻扼流圈)并聯(lián)一個(gè)100nF的電容，到數字驅動(dòng)器的耦合電容必須增加到270pF。新振蕩器的諧振頻率大約是500kHz。函數發(fā)生器輸出現在是主輸出(非TTL)，但上升時(shí)間縮短了，因為更快的TTL邊沿引起了寄生振蕩—也許是射頻扼流圈的自諧振。

圖13：50%占空比邊沿與每個(gè)正弦波峰值對齊，脈沖邊沿跨在正弦波的過(guò)零點(diǎn)。

那么將方波轉換為相同頻率的正弦波意義何在呢?其中之一是你可以消除振蕩器帶寬之外的高頻抖動(dòng)(Q值越高越好)，特別是當從有噪聲的串行位流中恢復位時(shí)鐘時(shí)：

圖14：在20%占空比時(shí)，脈沖邊沿仍然跨正弦波零點(diǎn)。在這種情況下，脈沖寬度本身并不十分關(guān)鍵;利用寬松的定時(shí)方法(在合理范圍內)創(chuàng )建脈沖寬度是可以接受的。

圖15顯示了一個(gè)驅動(dòng)異或門(mén)的方波，它以窄脈沖(如圖14所示)的方式在每個(gè)上升和下降沿驅動(dòng)振蕩器，但它很容易成為密集編碼的串行位流，比如一個(gè)位有一個(gè)或兩個(gè)邊沿的雙相或曼徹斯特位流。每個(gè)邊沿觸發(fā)振蕩器輸出雙倍的位速率?；謴痛形粫r(shí)鐘只需簡(jiǎn)單的除2方法。即使在一個(gè)位一個(gè)邊沿的最小變換密度下，振蕩器也會(huì )起振以填充丟失的邊沿，并保持恢復時(shí)鐘輸出正常。我曾對4b5b編碼的250Mbit/s串行數據使用過(guò)這種時(shí)鐘恢復方法。

圖15：異或史密特觸發(fā)器可以很容易地使用簡(jiǎn)單的RC網(wǎng)絡(luò )形成圖3所示的稀疏脈沖。

這種方法比鎖相環(huán)(PLL)加壓控晶體振蕩器(VCXO)要便宜得多，只要你不介意振蕩器最初需要外力觸發(fā)才能進(jìn)入諧振狀態(tài)的事實(shí)。它的工作量與調整吉它的六分之一相同。

適合數字邏輯振蕩器的其它應用包括可變相移、串行位流采樣時(shí)鐘的自動(dòng)相位校正、頻率變換、分組時(shí)鐘的啟動(dòng)以及將異或門(mén)用作混頻器并通過(guò)頻率加減法(外差法)實(shí)現的時(shí)鐘合成。