時(shí)鐘發(fā)生器性能對數據轉換器的影響

摘要

數據轉換器是通信系統中的重要元件，構成模擬傳輸媒介(如光纖、微波、射頻和FPGA及DSP等數字處理模塊)之間的橋梁。系統設計師通常側重于為應用選擇最合適的數據轉換器，在向數據轉換器提供輸入的時(shí)鐘發(fā)生器件的選擇上往往少有考慮。目前市場(chǎng)上有性能屬性大相徑庭的眾多時(shí)鐘發(fā)生器。然而，如果不慎重考慮時(shí)鐘發(fā)生器、相位噪聲和抖動(dòng)性能，數據轉換器、動(dòng)態(tài)范圍和線(xiàn)性度性能可能受到嚴重的影響。本文將詳細討論時(shí)鐘發(fā)生器、相位噪聲和抖動(dòng)對數據轉換器(ADC和DAC)的動(dòng)態(tài)范圍和線(xiàn)性度的影響。文中將就時(shí)鐘抖動(dòng)對轉換器SNR的影響進(jìn)行理論分析，同時(shí)介紹運用ADI高性能時(shí)鐘發(fā)生器得到的仿真結果。

ADI開(kāi)發(fā)了一個(gè)獨特的高性能時(shí)鐘分配和時(shí)鐘發(fā)生產(chǎn)品系統，使系統設計師可以實(shí)現數據轉換器的最佳性能。HMC1032LP6GE和HMC1034LP6GE為SMT封裝時(shí)鐘發(fā)生器，是多種高性能蜂窩/4G基礎設施、光纖和網(wǎng)絡(luò )應用的理想選擇，在同類(lèi)產(chǎn)品中具有最佳的抖動(dòng)性能和行業(yè)領(lǐng)先的相位噪底。HMC987LP5E 1:9扇出緩沖器是關(guān)鍵應用中充當時(shí)鐘驅動(dòng)器的最佳選擇，噪底超低，僅−166 dBc/Hz。這些器件的主要技術(shù)規格如表1和表2所示。

系統考慮因素

采用MIMO(多輸入多輸出)架構的典型LTE(長(cháng)期演進(jìn))基站如圖1所示。該架構由多個(gè)發(fā)射器、接收器和DPD(數字預失真)反饋路徑構成。各種發(fā)射器/接收器組件(如數據轉換器(ADC/DAC))和本振(LO)要求采用低抖動(dòng)參考時(shí)鐘以提高性能。其他基帶組件也要求各種頻率的時(shí)鐘源。

表1.時(shí)鐘發(fā)生器——典型性能

表2.時(shí)鐘分配產(chǎn)品——典型性能

2 時(shí)鐘發(fā)生器性能對數據轉換器的影響

圖1.面向采用MIMO架構的典型LTE基站的時(shí)鐘時(shí)序解決方案。

用于實(shí)現基站間同步的時(shí)鐘源一般來(lái)自GPS(全球定位系統)或CPRI(通用公共射頻接口)鏈路。這種源一般擁有優(yōu)秀的長(cháng)期頻率穩定性;但它要求把頻率轉換成所需的局部參考頻率，以實(shí)現良好的短期穩定性或抖動(dòng)。高性能時(shí)鐘發(fā)生器(如HMC1032LP6GE)可執行頻率轉換操作并提供低抖動(dòng)時(shí)鐘信號，在此基礎上，這些信號可能會(huì )分配給各種基站組件。選擇最佳時(shí)鐘發(fā)生器至關(guān)重要，因為欠佳參考時(shí)鐘會(huì )增高LO相位噪聲，結果會(huì )提高發(fā)射/接收EVM(誤差矢量幅度)和系統SNR(信噪比)。高時(shí)鐘抖動(dòng)和噪底也會(huì )影響數據轉換器，因為它會(huì )降低系統SNR并導致數據轉換器雜散輻射，從而進(jìn)一步降低數據轉換器的SFDR(無(wú)雜散動(dòng)態(tài)范圍)。結果，低性能時(shí)鐘源最終會(huì )降低系統容量和吞吐量。

時(shí)鐘發(fā)生器技術(shù)規格

盡管關(guān)于時(shí)鐘抖動(dòng)的定義多種多樣，但在數據轉換器應用中，最合適的定義是相位抖動(dòng)，其單位為時(shí)域ps rms或fs rms。相位抖動(dòng)(PJBW)是通過(guò)時(shí)鐘信號相位噪聲在載波特定失調范圍內的積分推導出來(lái)的抖動(dòng)，計算公式如下：

fCLK為工作頻率;fMIN/fMAX表示目標帶寬，S(fCLK)表示SSB相位噪聲。積分帶寬的上限和下限(fMIN/fMAX)因具體應用而異，取決于設計敏感的相關(guān)頻譜成分。設計師的目標是選擇所需帶寬中的積分噪聲最低或者相位抖動(dòng)最低的時(shí)鐘發(fā)生器。傳統上，時(shí)鐘發(fā)生器的特性是在12 kHz至20 MHz積分條件下測得的，這也是光學(xué)通信接口(如SONET)的指定要求。雖然這可能適用于一些數據轉換器應用，但要捕獲高速數據轉換器采樣時(shí)鐘的相關(guān)噪聲曲線(xiàn)，通常需要更寬的積分頻譜，具體是指20 MHz以上。在測量相位噪聲時(shí)，噪聲遠遠偏離載波頻率。例如，數據轉換器采樣實(shí)際使用的時(shí)鐘頻率一般稱(chēng)為遠遠偏離載波相位噪聲。該噪聲的限值通常稱(chēng)為相位噪底，如圖2所示。該圖所示為ADI HMC1032LP6GE時(shí)鐘發(fā)生器的實(shí)際測量圖。相位噪底在數據轉換器應用中顯得格外重要，其原因在于轉換器SNR對其時(shí)鐘輸入端的寬帶噪聲極其敏感。當設計師評估時(shí)鐘發(fā)生器選項時(shí)，必須把相位噪底性能作為一項關(guān)鍵基準指標。

圖2.HMC1032LP6GE的相位噪聲和抖動(dòng)性能。

在圖2中，工作頻率為~160 MHz時(shí)，積分相位抖動(dòng)為~112 fs rms，積分帶寬為12 kHz至20 MHz，相位噪底為~–168 dBc/Hz。這里值得注意的是，在為數據轉換器選擇最合適的時(shí)鐘發(fā)生器時(shí)，設計師不僅要參考頻域的相位噪聲測量值，同時(shí)也要參考時(shí)域的時(shí)鐘信號質(zhì)量測量值，比如占空比、上升/下降時(shí)間。

數據轉換器的性能

為了描述時(shí)鐘噪聲對數據轉換器性能的影響，不妨將轉換器視為一個(gè)數字混頻器，二者僅存在一個(gè)細微差異。在混頻器中，LO的相位噪聲將添加到被混頻的信號中。在數據轉換器中，時(shí)鐘的相位噪聲將疊加到轉換輸出中，但受信號與時(shí)鐘頻率之比的抑制。時(shí)鐘抖動(dòng)會(huì )導致采樣時(shí)間錯誤，表現為SNR下降。

時(shí)間抖動(dòng)(T抖動(dòng))即是采樣時(shí)間中的rms誤差，單位為秒。

在有些應用中，可能會(huì )利用時(shí)鐘抖動(dòng)來(lái)減少時(shí)鐘信號的抖動(dòng)，但這種方法存在顯著(zhù)的缺陷：

Ø 濾波器雖然可能會(huì )消除時(shí)鐘信號的寬帶噪聲，但窄帶噪聲卻保持不變。.

Ø 濾波器的輸出通常是一個(gè)類(lèi)似于正弦波的慢壓擺率，會(huì )影響時(shí)鐘信號對時(shí)鐘路徑內部噪聲的敏感度。

Ø 濾波器消除了靈活性，無(wú)法更改時(shí)鐘頻率以實(shí)施多個(gè)采樣速率架構。

一種更實(shí)際的辦法是用一個(gè)擁有快壓擺率和高輸出驅動(dòng)能力的低噪聲時(shí)鐘驅動(dòng)器來(lái)最大化時(shí)鐘信號的斜率。這種方法可以?xún)?yōu)化性能，原因如下：

Ø 消除時(shí)鐘濾波器之后可以降低設計的復雜性，減少組件數量。

Ø 快速上升時(shí)間會(huì )抑制ADC時(shí)鐘路徑內部的噪聲。

Ø 窄帶和寬帶噪聲都可以通過(guò)選擇最佳時(shí)鐘源來(lái)優(yōu)化。

Ø 可編程時(shí)鐘發(fā)生器可實(shí)現不同的采樣速率，因而可以增加解決方案對不同應用的適應能力。

超低時(shí)鐘噪底至關(guān)重要。遠遠偏離載波的時(shí)鐘抖動(dòng)噪聲在A(yíng)DC中采樣，并疊加進(jìn)ADC數字輸出頻段中。該頻段受奈奎斯特頻率限制，后者定義為：

時(shí)鐘抖動(dòng)通常由ADC時(shí)鐘信號的寬帶白噪底所主導。雖然ADC的SNR性能取決于多種因素，但時(shí)鐘信號寬帶抖動(dòng)的影響由下式?jīng)Q定：

如上式所示，與混頻器不同，時(shí)鐘抖動(dòng)的SNR貢獻與ADC模擬輸入頻率(fIN)成正比。

在驅動(dòng)ADC時(shí)，時(shí)鐘噪聲受時(shí)鐘驅動(dòng)器路徑中的帶寬限制，一般由ADC時(shí)鐘輸入電容主導。寬帶時(shí)鐘噪聲會(huì )調制較大的輸入信號并疊加進(jìn)ADC輸出頻譜中。時(shí)鐘路徑的相位噪聲會(huì )降低輸出SNR性能，降幅與輸入信號的幅度和頻率成比例。最差情況是，在存在小信號的情況下還存在較大的高頻信號。

在現代無(wú)線(xiàn)電通信系統中，情況經(jīng)常是，輸入端存在多個(gè)載波信號，然后在DSP中對各目標信號進(jìn)行過(guò)濾，以匹配信號帶寬。在許多情況下，處于一個(gè)頻率的較大的無(wú)用信號會(huì )與時(shí)鐘噪聲混合，結果會(huì )降低ADC通帶中其他頻率下的可用SNR。在這種情況下，目標SNR為所需信號帶寬中的SNR。另外，上面的SNRJITTER值實(shí)際上是相對于最大信號(通常是一個(gè)無(wú)用信號或阻塞信號)的幅度的。

所需目標信號頻段中的輸出噪聲取決于：

a. 在給定輸入頻率下，計算時(shí)鐘噪聲和較大無(wú)用信號條件下ADC性能的降幅;例如，計算ADC全帶寬中的SNR。

b. 用所需信號帶寬與數據轉換器全帶寬之比計算所需信號帶寬中的SNR。

c. 基于無(wú)用信號在滿(mǎn)量程以下的幅度增大該值。

步驟b的結果只是為了按以下方式修正前面所示的SNR等式：

Ø SNRJITTER：在存在頻率為fin的大信號且采樣速率為fs的條件下，時(shí)鐘抖動(dòng)在帶寬fBW中的SNR貢獻。

Ø fIN：滿(mǎn)量程無(wú)用信號的輸入頻率，單位為Hz。

Ø TJITTER：ADC時(shí)鐘的輸入抖動(dòng)，單位為秒。

Ø fBW：所需輸出信號的帶寬，單位為Hz。

Ø fs：數據轉換器的采樣速率，單位為Hz。

Ø SNRDC：數據轉換器在直流輸入條件下的SNR，單位為dB。

最后，在存在滿(mǎn)量程阻塞信號的條件下，目標信號頻段中的最大可用SNR只是抖動(dòng)與直流貢獻噪聲功率之和。

例如，對于ENOB為12.5位(直流)或者SNR為75 dB的500 MSPS數據轉換器，則在相當于采樣速率一半的帶寬中在250 MHz的頻率下進(jìn)行評估。如果目標信號的帶寬為5 MHz，則在接近直流時(shí)的可能SNR(帶寬為5 MHz，時(shí)鐘完美)為75 + 10 × log10 (250/5) = 92 dB。

然而，ADC時(shí)鐘并不完美;根據圖3所示，在5 MHz所需信號帶寬中的性能下降效應為x軸頻率下大無(wú)用信號輸入的函數。隨著(zhù)抖動(dòng)的增加，無(wú)用信號的影響變得更加嚴重，隨著(zhù)輸入頻率的增加，情況同樣如此。如果無(wú)用信號的幅度下降，可用SNR將按比例增加。

例如，如果在200 MHz輸入下對一個(gè)滿(mǎn)量程5 MHz無(wú)用W-CDMA信號進(jìn)行采樣，采用一個(gè)高質(zhì)量的500 MHz時(shí)鐘(如HMC1034LP6GE)，且運行于整數模式下時(shí)抖動(dòng)為70 fs，則附近5 MHz通道中的SNR約為91 dB。相反，如果時(shí)鐘抖動(dòng)降至500 fs，則同一數據轉換器和信號只會(huì )表現出81 dB的SNR，相當于性能下降10 dB。

在400 MHz下把同一信號輸入數據轉換器，70 fs的時(shí)鐘會(huì )產(chǎn)生88 dB的SNR。類(lèi)似地，在500 fs的時(shí)鐘下，SNR值會(huì )降至僅75 dB。

圖3.ADC SNR與時(shí)鐘抖動(dòng)和輸入頻率的關(guān)系。

結論

為時(shí)鐘生成和數據轉換選擇正確的組件可使設計師從給定架構中獲得最佳的性能。在選擇時(shí)鐘發(fā)生器時(shí)要考慮的重要標準有相位抖動(dòng)和相位噪底，它們會(huì )影響被驅動(dòng)的數據轉換器的SNR。正如分析所示，對于選定的時(shí)鐘發(fā)生器，其低相位噪底和低積分相位抖動(dòng)特性有助于最小化多載波應用中SNR性能在較高ADC輸入頻率下的降幅。HMC1032LP6GE和HMC1034LP6GE 時(shí)鐘發(fā)生器在設計時(shí)即已充分考慮了數據轉換器應用的需求，搭配ADI高速ADC器件使用可獲得良好的性能。

這些時(shí)鐘發(fā)生器以及ADI的時(shí)鐘分配產(chǎn)品和ADC可以組合起來(lái)，打造超高性能的時(shí)序解決方案。這些產(chǎn)品可以通過(guò)公司網(wǎng)站訂購，數據手冊也可通過(guò)www.analog.com獲取。