UHF RFID系統讀寫(xiě)器控制處理模塊硬件設計綜述

摘要：控制處理模塊是UHF RFID讀寫(xiě)器電路的一個(gè)重要組成部分，該模塊電路的設計及實(shí)現是當前UHFRFID系統一個(gè)研究的熱點(diǎn)?；诖?，對UHF RFID系統讀寫(xiě)器的控制處理模塊電路的組成結構、實(shí)現方式，特別是微處理器的選用進(jìn)行了比較分析和綜述，指出了基于SOPC設計理念、NiosⅡ嵌入式軟核處理器的控制處理模塊設計符合電子系統設計的發(fā)展潮流和趨勢，具有市面上其它設計方案不可比擬的優(yōu)勢。

UHF RFID系統讀寫(xiě)器硬件電路主要由控制處理模塊及其外圍電路、射頻收發(fā)模塊及天線(xiàn)組成，其中控制處理模塊和射頻收發(fā)模塊是讀寫(xiě)器硬件系統的核心?？刂铺幚砟K又可分為基帶處理單元和控制單元，目前國內市面上的UHF RFID系統讀寫(xiě)器控制處理模塊硬件的主流設計方案是以ASIC(專(zhuān)用集成電路)組件、微處理器來(lái)實(shí)現。

1 控制處理模塊的硬件設計

UHF RFID系統讀寫(xiě)器的控制處理模塊主要完成對射頻收發(fā)模塊的控制，實(shí)現對高頻信號的配置、編碼、解碼、校驗、防碰撞、協(xié)議控制，承擔讀寫(xiě)器與外部設備或主機之間的應用接口等功能。目前，一是在同一片高集成度、高性能單片機、ARM、DSP或FPGA中實(shí)現控制處理模塊的控制單元與基帶處理單元，完成相關(guān)功能，其次是將控制單元與基帶處理單元分離，采用單片機+單片機、單片機+DSP、單片機+FPGA、DSP+FPGA、ARM+FPGA等多控制器結構的實(shí)現方法，前者實(shí)現控制單元的協(xié)議解析、防碰撞等，后者實(shí)現基帶處理單元的編碼、解碼、濾波、校驗等，這些基于高端微處理器的讀寫(xiě)器占據了市場(chǎng)的主要份額。

1.1 控制單元與基帶處理單元結合在一起實(shí)現控制處理模塊

此時(shí)，微處理器的選擇至關(guān)重要，要求有相對高的速度、比較高的穩定性和豐富的I/O設備端口，而且還要有相對低的功耗。

1.1.1 采用單片機

目前單片機常用的有MCS-51系列、PIC系列等器件，以8位、16位為主，一般沒(méi)有操作系統，采用單片機實(shí)現控制處理模塊，電路設計比較簡(jiǎn)單、成本較低，有很強的接口性能。文獻控制處理模塊就是由C8051F340單片機及其最小系統組成，負責通過(guò)USB接口接收上位機發(fā)送的指令，解析指令并對射頻收發(fā)芯片AS3992進(jìn)行控制，將AS3992的反饋信息傳輸給上位機。文獻利用單片機C8051F120實(shí)現控制處理模塊，完成信號的編解碼、數據處理、與上位機通信并響應其命令等功能。存在的問(wèn)題是單片機能實(shí)現的功能比較簡(jiǎn)單，邏輯接口數據量較少，功能的擴展能力不強，數據處理速度相對較低，實(shí)時(shí)性不夠，因此適合控制需求相對簡(jiǎn)單的場(chǎng)合，與現在產(chǎn)品網(wǎng)絡(luò )化、智能化存在一定的差別。

1.1.2 采用ARM處理器

ARM系列處理器可靠性、安全性高，功耗低，速度快、處理能力強，接口資源豐富，擴展能力強、兼容性好，同時(shí)可加載Linux、WinCE等復雜操作系統，具有較強的事務(wù)管理功能，屬于高性能的處理器。通常選擇ARM7/ARM9/ARM11處理器實(shí)現控制處理模塊，基帶信號的配置、編解碼、數據校驗、協(xié)議控制、多標簽的訪(fǎng)問(wèn)以及防沖突過(guò)程等通過(guò)軟件編程實(shí)現，交由ARM處理器進(jìn)行控制，具有較好的實(shí)時(shí)性，無(wú)需外接存儲器，在滿(mǎn)足要求的同時(shí)，可降低成本，缺點(diǎn)是成本相對于單片機較高。文獻選用三星公司基于A(yíng)RM11的S3C6410微處理器通過(guò)移植Linux操作系統、軟件編程來(lái)實(shí)現控制處理模塊，完成設備驅動(dòng)，PIE編碼、FM0解碼、CRC校驗等數據處理功能。文獻采用三星ARM9微處理器S3C2440A，構建最小硬件系統，移植嵌入式 Linux系統，實(shí)現控制處理模塊。

1.1.3 采用DSP

比較高端的讀寫(xiě)器控制處理模塊常使用DSP芯片，增加讀寫(xiě)器的靈敏度，擴展讀寫(xiě)距離。DSP芯片信號處理、運算能力強大，編譯和執行效率非常高，特別適合數字信號的運算、處理，但控制能力一般，綜合應用能力不及單片機。文獻采用DSP芯片TMS320F2812PGFA構成整個(gè)系統的控制核心及數據處理，負責信號的編碼、解碼、液晶顯示和串口通信等的控制。文獻采用DSP芯片ADSP-BF5311實(shí)現控制處理模塊，控制電路的工作狀態(tài)，配置外設寄存器，接收基帶信號并對其進(jìn)行處理，完成對基帶信號的解碼和校驗，產(chǎn)生控制標簽狀態(tài)的命令，對其進(jìn)行編碼，并發(fā)送給射頻模塊進(jìn)行調制和放大，執行防沖突處理程序，控制讀寫(xiě)器與計算機的通信，將成功識別的標簽ID傳送給計算機。

1.1.4 采用FPGA

采用FPGA實(shí)現控制處理模塊相比單片機、ARM和DSP優(yōu)勢明顯。FPGA時(shí)鐘頻率高，內部延時(shí)小，全部控制邏輯由硬件完成，有很高的運算處理能力，速度快、效率高，能很好地滿(mǎn)足超高頻讀寫(xiě)器數據傳輸和處理速度快的要求。而且，FPGA能夠進(jìn)行編程、除錯、再編程的重復操作，縮短開(kāi)發(fā)生產(chǎn)周期。文獻控制處理模塊選用FPGA器件XC6SLX16來(lái)實(shí)現，采用自上向下的設計方法用Verilog HDL語(yǔ)言設計出包括PIE編碼模塊，FM0解碼模塊、CRC校驗模塊，并串轉換模塊，防碰撞模塊、濾波器、協(xié)議控制模塊和通信接口模塊在內的整個(gè)數字基帶系統。文獻利用FPGA片內SOPC設計NiosⅡ嵌入式軟核處理器作為讀寫(xiě)器控制處理模塊的控制單元，完成時(shí)序控制，狀態(tài)轉換等，包括發(fā)送鏈路的 PIE編碼模塊、CRC-5校驗模塊、信道濾波器模塊和接收鏈路的FM0解碼模塊、CRC-16校驗模塊、防碰撞模塊等。

1.2 控制單元與基帶處理單元分離實(shí)現控制處理模塊

采用控制單元與基帶處理單元分離的結構更能體現模塊化設計思想，更有利于進(jìn)行并行設計，實(shí)現分工協(xié)作，縮短開(kāi)發(fā)周期?；鶐幚韱卧瓿苫鶐盘柕木幋a、解碼、校驗以及濾波等，控制單元采用單片機、DSP、ARM等微處理器，結合相應的軟件實(shí)現與后端應用系統之間的通信，控制與電子標簽的通信過(guò)程，實(shí)現沖突仲裁以及多標簽識別，數據的加密和解密，進(jìn)行讀寫(xiě)器與電子標簽之間的身份驗證，對外部設備(如鍵盤(pán)、顯示器等)的控制等。

1.2.1 控制器+ARM

文獻采用三星ARM9芯片S3C2440作為控制單元的微處理器，其外圍電路包括屏幕、鍵盤(pán)、存儲系統以及對外通信接口等，嵌入Linux操作系統。通過(guò)與上位機的通信接口完成與應用系統軟件的通信，執行各種指令，控制基帶電路及射頻前端的工作狀態(tài);執行防碰撞算法，實(shí)現多標簽無(wú)漏識別。采用ATMEL公司ARM7芯片AT91SAM7S256作為基帶處理單元的MCU，完成控制單元命令的解析，控制射頻前端電路的工作狀態(tài);對發(fā)送的基帶信號進(jìn)行編碼和對接收的數字信號進(jìn)行解碼。

1.2.2 控制器+DSP

選擇單片機或ARM作控制器加上DSP芯片實(shí)現控制處理模塊。文獻提出了一種以單片機為控制器，利用DSP處理防碰撞算法的UHF RFID讀寫(xiě)器設計方案。DSP用來(lái)實(shí)現防碰撞算法，速度快、減少了控制器的負擔。這種方案的優(yōu)點(diǎn)是結構比較簡(jiǎn)單可靠，缺點(diǎn)是系統設計成本較高。

1.2.3 控制器+FPGA

采用單片機、ARM或DSP作控制器加FPGA進(jìn)行設計實(shí)現控制處理模塊。FPGA實(shí)現硬件數據的編解碼和CRC校驗，信號處理速度快、實(shí)時(shí)性好，可以分擔控制器的任務(wù)，降低對控制器性能的要求，簡(jiǎn)化軟件設計。缺點(diǎn)是需要給FPGA外接存儲器，系統設計成本較高。文獻的控制處理模塊就是采用單片機+FPGA結構并協(xié)同工作的設計方案，編碼、解碼、CRC以及時(shí)鐘分頻等基帶處理由FPGA來(lái)實(shí)現，利用Verilog HDL語(yǔ)言進(jìn)行編寫(xiě)，速度快，電路形式簡(jiǎn)單，移植方便。單片機實(shí)現對FPGA的控制以及與FPGA進(jìn)行數據信息的交換，與PC機的通信，接收PC機命令或者從本系統鍵盤(pán)輸入的命令，并將命令下傳到FPGA，由FPGA完成對射頻卡的操作，接收從FPGA傳回的操作結果并在LCD上加以顯示，控制射頻收發(fā)模塊中TR1000芯片的工作方式。文獻采用ARM9+FPGA結構設計實(shí)現基帶信號處理。ARM9處理器S3C2440A做主控芯片，擔負在 WinCE6.0系統下對讀寫(xiě)標簽操作的控制;FPGA采用Alte ra公司的EPZCST144芯片，控制和CC1101射頻模塊的通信，實(shí)現基帶信號處理及協(xié)議解析，包括基帶信號PIE編碼模塊，回波信號FM0解碼模塊，標簽操作功能模塊，基于標簽預測模型和抽樣定理的多標簽識別防碰撞算法模塊，全數字鎖相環(huán)模塊和通信接口功能模塊。文獻控制處理模塊采用了低功耗 DSP與FPGA相結合的構架，在DSP芯片中實(shí)現協(xié)議命令處理、防碰撞算法、系統控制，根據通信協(xié)議的要求接收發(fā)送指令，并且完成與上位機的通信。在 FPGA芯片中完成協(xié)議的編解碼、校驗、協(xié)議語(yǔ)法的添加、去除以及與射頻模塊的數據交換。文獻采用軟核處理器+FPGA相結合的構架，基于嵌入式軟核的設計方式。運用SOPC技術(shù)，在A(yíng)ltera系列FPGA芯片中嵌入NiosⅡ軟核處理器，根據UHF協(xié)議特點(diǎn)，基于ISO/IEC18000-6C標準，自定義外設，完成包括PIE編碼、FM0解碼、CRC校驗、防碰撞、協(xié)議控制和UART等模塊的基帶處理電路的設計及基帶信號數據處理功能。

2 結束語(yǔ)

目前國內外市場(chǎng)上讀寫(xiě)器控制處理模塊硬件的主流設計方案都是以嵌入式微處理器為核心。但市場(chǎng)對射頻識別技術(shù)的應用需求在不斷變化，對讀寫(xiě)器功能的要求在不斷提升。要求讀寫(xiě)器具備豐富的擴展接口，可以獨立工作，具有通過(guò)網(wǎng)絡(luò )或者串口、USB等傳輸信息的能力，要求控制處理模塊的處理器能夠在數據處理、兼容性方面有強大的功能。

NiosⅡ軟核處理器雖然與常見(jiàn)的微處理器很類(lèi)似，在一片芯片上包含了處理器、存儲器，以及I/O電路等功能模塊，但它最大的特點(diǎn)是它是一個(gè)軟核、可配置的系統。設計者可以根據需求構建32位的NiosⅡ處理器，并能對其外圍設備進(jìn)行靈活配置，靈活設計系統的外設與接口，能及時(shí)驗證系統的功能，能很好地滿(mǎn)足數據處理、兼容性等上述方面的要求。因此，基于NiosⅡ軟核處理器的控制處理模塊的設計成為了當前UHF RFID系統讀寫(xiě)器研究的一個(gè)熱點(diǎn)。它充分借鑒了市面上其它成熟的技術(shù)方案，總結和吸收了其它方案的優(yōu)缺點(diǎn)，與傳統設計相比簡(jiǎn)化了UHF RFID系統讀寫(xiě)器設計，提高了讀寫(xiě)器控制協(xié)調能力、抗干擾強度、降低功耗，降低了成本，符合電子系統設計的發(fā)展潮流和趨勢。