基于SOPC技術(shù)的EPA藍牙接入點(diǎn)的設計與實(shí)現

1、引言

隨著(zhù)工業(yè)企業(yè)生產(chǎn)規模的擴大和自動(dòng)化程度的提高，現場(chǎng)總線(xiàn)網(wǎng)絡(luò )系統在大中型工業(yè)企業(yè)的自動(dòng)生產(chǎn)控制中得到了廣泛應用。大部分現場(chǎng)總線(xiàn)均使用有線(xiàn)傳輸技術(shù)作為其底層通信方式，而在一些特殊工業(yè)現場(chǎng)環(huán)境中，現場(chǎng)設備需要具有一定的移動(dòng)性，有線(xiàn)介質(zhì)的使用限制了設備的移動(dòng)。為了解決設備的移動(dòng)問(wèn)題可以選擇使用紅外線(xiàn)、802.1lx、藍牙等線(xiàn)纜替代技術(shù)來(lái)替代有線(xiàn)介質(zhì)作為底層通信介質(zhì)。使用無(wú)線(xiàn)技術(shù)連接的現場(chǎng)無(wú)線(xiàn)網(wǎng)絡(luò )雖然提高了網(wǎng)絡(luò )的靈活性，但卻造成遺留有線(xiàn)現場(chǎng)總線(xiàn)和無(wú)線(xiàn)現場(chǎng)網(wǎng)絡(luò )形成網(wǎng)絡(luò )“孤島”。為了實(shí)現兩種網(wǎng)絡(luò )的信息共享，需要在兩者的邊界使用接入設備實(shí)現兩者的互操作。本文基于SOPC技術(shù)設計了能夠有效連接EPA有線(xiàn)網(wǎng)段與藍牙無(wú)線(xiàn)網(wǎng)段的接入點(diǎn)。

2、實(shí)現原理

由于藍牙技術(shù)最初主要是為消費類(lèi)電子應用而設計的，在設計協(xié)議棧時(shí)考慮了對其他應用層協(xié)議的支持，如RFCOMM是基于ETSI 07.10規范的串行仿真協(xié)議，還有電話(huà)控制協(xié)議等，其協(xié)議棧為通用協(xié)議棧[1]?？紤]到控制網(wǎng)絡(luò )中傳送的信息多為短幀信息，且信息交換頻繁的特點(diǎn)，同時(shí)為了使控制網(wǎng)絡(luò )的通信協(xié)議簡(jiǎn)單實(shí)用，工作效率高，縮短系統響應時(shí)間，提高通信的實(shí)時(shí)性和時(shí)間確定性。因此，我們在綜合分析控制系統的特點(diǎn)和藍牙協(xié)議棧的基礎上，以及在EPA中藍牙接入協(xié)議參考模型的基礎上，提出并實(shí)現了一種應用模型。該應用模型的體系結構如下圖1所示。

圖1中的粗實(shí)線(xiàn)代表藍牙主機控制器接口(HCI)，HCI提供了一種訪(fǎng)問(wèn)藍牙硬件能力的通用接口，HCI固件通過(guò)訪(fǎng)問(wèn)基帶命令、鏈路管理器命令、硬件狀態(tài)寄存器、控制寄存器以及事件寄存器實(shí)現對藍牙硬件的HCI命令。

通信過(guò)程如下：通過(guò)調用HCI指令建立數據鏈路層連接，當連接建立成功后，把獲取的IP分組包封裝成HCI數據幀，通過(guò)藍牙物理層傳輸至EPA網(wǎng)絡(luò )藍牙接入點(diǎn)BEPA，BEPA收到后，解包，取出IP分組包，再采用802.3協(xié)議封裝成局域網(wǎng)數據幀，最后通過(guò)網(wǎng)卡發(fā)送出去。

圖1 EPA中藍牙通信協(xié)議的應用模型

3、EPA藍牙接入點(diǎn)的設計

針對以上的EPA藍牙接入的應用模型，本文采用SOPC技術(shù)、現場(chǎng)總線(xiàn)技術(shù)設計了一種適用于EPA工業(yè)以太網(wǎng)的藍牙無(wú)線(xiàn)接入方案。該方案的核心部分即采用NIOS II軟核作為處理器。使用NIOS II軟核處理器替代通用處理器(如ARM、單片機)[2]，不僅簡(jiǎn)化了電路結構，而且增強了編程的靈活性，節省了硬件資源，而且FPGA的現場(chǎng)可編程的特性有利于系統的軟件和硬件升級。本設計主要包括EPA協(xié)議棧處理部分和藍牙協(xié)議處理部分，前者由NIOS II處理器完成，后者由BCM04模塊實(shí)現，兩者之間通過(guò)UART串口相連。以下分別從硬件設計方案和軟件設計方案進(jìn)行詳細描述。

3.1 硬件系統設計

圖2是EPA藍牙接入點(diǎn)的硬件系統結構框圖。整個(gè)設計的核心電路用一片高端系統級FPGA實(shí)現，可將嵌入式處理器、存儲器、邏輯單元以及高性能I/O集成在一個(gè)芯片中，采用自頂向下的設計方法，對整個(gè)系統進(jìn)行方案設計和功能劃分，用硬件描述語(yǔ)言HDL完成系統行為設計，最后通過(guò)綜合器和適配器生成最終的目標器件。在設計中FPGA采用了Altera公司的Cyclone系列的EP1C12Q240C8芯片，內嵌32位RISC軟核處理器NIOS II。

在進(jìn)行硬件設計時(shí)分兩步完成，首先是根據需要設計EP1C12Q240C8芯片的外圍電路，包括網(wǎng)絡(luò )接口單元、存儲器單元、串口通信單元、復位電路、JTAG、時(shí)鐘電路、電源電路等。其次，利用Altera公司提供的Quartus II開(kāi)發(fā)軟件對FPGA內嵌的NIOS II軟核及其相關(guān)接口進(jìn)行設計。

圖2 EPA藍牙接入點(diǎn)的硬件結構框圖

3.1.1 網(wǎng)絡(luò )接口單元

以太網(wǎng)接口芯片采用了SMSC公司專(zhuān)門(mén)用于嵌入式產(chǎn)品的LAN91C111快速以太網(wǎng)控制器。該芯片內部同時(shí)集成了以太網(wǎng)介質(zhì)訪(fǎng)問(wèn)控制器(MAC)及物理層收發(fā)器(PHY)，支持10/100M全雙工傳輸模式、可以方便地與各種體系得CPU連接。本設計中使用了異步總線(xiàn)接口模式，并與FLASH共用地址線(xiàn)和數據線(xiàn)，通過(guò)FPGA上的適配模塊連接到Avalon片內總線(xiàn)。

3.1.2 存儲器單元

由于存儲操作系統內核、EPA協(xié)議棧、程序數據等的需要，本系統使用了一片型號為AM29LV320D的FLASH芯片。該芯片由AMD公司推出，容量為4MB，支持CFI接口，其與Avalon總線(xiàn)的連接需要FPGA內部的總線(xiàn)適配模塊進(jìn)行時(shí)序匹配。SDRAM用于存儲運行期的程序代碼和數據，HY57V641620芯片為現代公司推出的容量達8MB的SDRAM，由于該芯片端口的寬度可達32位，因此系統中使用單芯片即可。SDRAM讀寫(xiě)時(shí)序比較復雜，需要在FPGA中集成專(zhuān)用的SDRAM控制器IP核與其對接。

3.1.3 藍牙模塊

藍牙模塊的實(shí)現采用了CSR公司的單芯片BCM04。BCM04內嵌BlueCore04芯片，并提供SPI、UART/USB、PIO、PCM接口。單芯片藍牙無(wú)線(xiàn)和基帶集成電路BlueCore04內有16位RISC微控制器，可作為一個(gè)簡(jiǎn)單的嵌入式控制器及藍牙鏈路控制器，可運行藍牙軟件協(xié)議棧及高層應用程序。該模塊的需要與NIOS II內部的UART串口IP核連接以實(shí)現與處理器的無(wú)線(xiàn)通信功能

3.1.4 FPGA內部IP核

為完成與上述3個(gè)外部單元的連接，還必須在EP1C12Q240C8芯片內部定制相關(guān)的接口電路。其中包括一個(gè)定時(shí)器，為EPA協(xié)議棧提供本地時(shí)鐘，該時(shí)鐘必須與EPA網(wǎng)絡(luò )中的主時(shí)鐘同步;兩個(gè)UART串行接口控制器，其中一個(gè)與藍牙模塊連接，實(shí)現藍牙數據的收發(fā)，另一個(gè)需要外接電平轉換芯片后與上位機連接實(shí)現上位機的監控功能;一個(gè)以太網(wǎng)接口控制器，實(shí)現對LAN91C111的接口控制;此外還包括 SDRAM和FLASH接口等部件。所有的部件都由Altera公司以IP核的方式提供，可方便復用。系統部件及其功能見(jiàn)圖3所示。NIOS II和所有部件通過(guò)Avalon總線(xiàn)連接在一起，構成基于A(yíng)valon總線(xiàn)的SOPC系統架構。Avalon總線(xiàn)是Altera公司開(kāi)發(fā)的片上總線(xiàn)，是一種簡(jiǎn)單的總線(xiàn)體系結構，用來(lái)將處理器和周邊設備集成到SOPC中，并規定了主設備和從端口的端口連接方式的時(shí)序關(guān)系。

上一頁(yè) 1 2 下一頁(yè)