PCI總線(xiàn)接口設計及專(zhuān)用接口芯片的應用

1 引言

隨著(zhù)計算機技術(shù)的飛速發(fā)展和普及，數據采集系統迅速得到了廣泛的應用。數據采集系統性能的好壞主要取決于它的精度和速度。在保證精度的條件下，應用盡可能高的采樣速度，以滿(mǎn)足對信號的實(shí)時(shí)采集和實(shí)時(shí)處理;而要實(shí)現高速數據采集，不僅需要高性能的adc等設備，而且需要高速的數據傳輸。目前isa總線(xiàn)己經(jīng)逐 漸退出了歷史舞臺，開(kāi)發(fā)基于pci總線(xiàn)的數據采集卡己經(jīng)是勢在必行。

2 pci總線(xiàn)接口概述

pci總線(xiàn)的信號線(xiàn)包括32根地址數據復用線(xiàn)、仲裁、接口控制線(xiàn)、總線(xiàn)命令字節允許復用線(xiàn)和系統復位等。在進(jìn)行基本的數據傳輸操作時(shí)，數據線(xiàn)先出現地址, 同時(shí)總線(xiàn)命令出現在c/be〔3:0〕上，設備根據這些命令判斷所要進(jìn)行的操作，在接下來(lái)的數據節拍中傳輸數據，如果傳送或接收方?jīng)]有準備好，那么就插入等待周期。pci總線(xiàn)的其它操作還有設備選擇、配置周期和中斷應答等。

pci總線(xiàn)協(xié)議復雜，需要在外部設備和pci總線(xiàn)之間增加一個(gè)接口電路。接口電路實(shí)現比較困難，目前實(shí)現pci接口的方法主要有:利用cpld或fpga 可編程邏輯器件和利用專(zhuān)門(mén)的pci接口芯片等多種方法實(shí)現。pci接口芯片具有設計簡(jiǎn)單、功能強大、可靠性好等特點(diǎn)，從而大大減少了開(kāi)發(fā)人員的工作量。在 實(shí)際工作中我們綜合各方面的因素，在本文選擇了pci9054。

3 pci9054芯片

3.1 pci總線(xiàn)通用接口芯片簡(jiǎn)介

pci9054是plx公司生產(chǎn)的pci總線(xiàn)通用接口芯片，采用先進(jìn)的plx數據管道結構技術(shù)，符合pciv2.1和v2.2規范;提供了兩個(gè)獨立的可編 程dma控制器;每個(gè)通道均支持塊和分散/集中的dma方式;在pci總線(xiàn)端支持32位/33mh;本地端(local bus)可以編程實(shí)現8,16,32位的數據寬度;傳輸速率最高可達132mb/s;本地總線(xiàn)端時(shí)鐘最高可達50mhz支持復用/非復用的32位地址數 據。pci9054的內部結構框圖如圖1所示。

圖1 pci9054內部結構框圖

由圖1可知，pci9054提供了pci、eeprom、local總線(xiàn)三個(gè)接口。pci9054作為一種橋接芯片在pci總線(xiàn)和local總線(xiàn)之間提供 傳遞消息，既可以作為兩個(gè)總線(xiàn)的主控設備去控制總線(xiàn)，也可以作為兩個(gè)總線(xiàn)的目標設備去響應總線(xiàn)。

pci9054有6個(gè)零等待可編程fifo存儲器(fifos)。它們分別完成pci發(fā)起讀、寫(xiě)操作，pci目標讀、寫(xiě)操作和dma讀、寫(xiě)操作。由于 fifo存儲器的存在，數據可以大量突發(fā)傳輸而不丟失。這樣不僅滿(mǎn)足實(shí)時(shí)性要求，同時(shí)可以根據用戶(hù)的需要采用與pci時(shí)鐘異步的本地頻率。串形 eeprom(serial eeprom)是用來(lái)在開(kāi)機時(shí)初始化配置內部寄存器的。內部寄存器(internal regi- sters)標識地址映射關(guān)系以及pci端和本地端工作狀態(tài)。fifo和內部寄存器在計算機主機或者本地端都是統一編址的，用戶(hù)可以從兩端通過(guò)編程訪(fǎng)問(wèn)它 們的每一個(gè)字節。

3.2 數據傳輸模式

pci9054的數據傳輸模式靈活多樣,包括直接主模式(pci master)、直接從模式(pci target)、dma模式。

數據傳輸模式的選擇主要是要根據硬件設計者對硬件設計的需求而定的。當硬件設計者選擇由pci發(fā)起控制的時(shí)候，則pci9054應該為pci的工作目標， 這時(shí)應選擇pci 9054的工作方式為pci從模式。當硬件設計者選擇本地端發(fā)起控制的時(shí)候，pci9054成為主控設備，而pci則成為pci9054的工作目標，這種 情況下應選擇pci9054的工作方式為pci主模式。在數據進(jìn)行dma傳輸時(shí)，pci9054對pci端和local端都是主控設備，本身具有dma控 制器完全可以脫離pc機進(jìn)行dma控制，此時(shí)pci9054工作在dma傳輸模式。

3.3 本地總線(xiàn)工作方式

pci9054本地總線(xiàn)可工作在m,c,j三種模式。

m模式是專(zhuān)為motorola公司的mcu設計的工作模式。c模式下9054芯片通過(guò)片內邏輯控制將pci的地址線(xiàn)和數據線(xiàn)分開(kāi)，很方便地為本地工作時(shí)序 提供各種工作方式，一般較廣泛應用于系統設計中。j模式是一種沒(méi)有local master的工作模式，它的好處是地址數據線(xiàn)沒(méi)有分開(kāi)，嚴格仿效pci總線(xiàn)的時(shí)序。pci9054的工作方式可利用模式選擇引腳加以選擇，對于 176pin-pqfp封裝的9054芯片模式選擇引腳為pin156(mode1)和pin 157(modeo)。只要將這兩個(gè)腳接地便可選擇了c模式;兩個(gè)腳都接 則選擇了m模式;pin156接地，pin157接則選擇了j模式。

4 利用pci9054進(jìn)行pci接口電路的設計

4.1 接口電路的硬件結構圖如圖2所示:

圖2 硬件結構圖

4.2 pci9054與pci bus接口

硬件接口電路的第一部分是9054與pci插槽間的連接信號線(xiàn)。這些信號包括地址數據復用信號ad[31:0]，總線(xiàn)命令信號 c/be[3:0]和pci 協(xié)議控制信號par,frame#，irdy#，trdy#，stop#，idsel，devsel#等。電路連接中將彼此對應的信號線(xiàn)連接在一起即可。在pci總線(xiàn)信號中，除了rst#，inta#~intd#之外,其它所有信號都在時(shí)鐘上升沿被采樣。每個(gè)信號都有相對于時(shí)鐘前沿的建立和保持時(shí)間。在此期間,不允許有信號跳動(dòng)。該時(shí)間一過(guò)，信號的變化就無(wú)關(guān)緊要了。這種建立和保持時(shí)間對于不同的信號其情形是不同的。對于ad[31:0]、par和 idsel來(lái)說(shuō),只有在一定的時(shí)鐘邊沿上才有上述時(shí)間的要求。對于 lock#，irdy#，trdy#，frame#，devsel#，stop#，req#, gnt#，serr#和perr#這些信號在每個(gè)時(shí)鐘前沿都有建立和保持時(shí)間。對于c/be[3:0]#在傳輸總線(xiàn)命令時(shí)，要在frame#第一次建立時(shí) 對應的時(shí)鐘邊沿上遵守建立和保持時(shí)間的關(guān)系。若傳輸字節使能信號時(shí)，要在完成一個(gè)地址期或數據期之后的每一個(gè)時(shí)鐘邊沿保證相應的建立和保持時(shí)間。

4.3 pci9054與eeprom接口

各種接口芯片都需要外接串行eeprom芯片來(lái)加載配置數據。對于串行eeprom芯片，需要根據接口芯片數據手冊中給出的生產(chǎn)廠(chǎng)家及型號選擇，這里選擇 microchip technology公司的 93lc46b。pci9054提供4個(gè)管腳與串行eeprom相連接，它們分別是eedi，eedo，eesk， eecs，對應于93lc46b的di, d0, sk, cs這4個(gè)管腳,這4對管腳直接相連就可以。另外93lc46b的vcc管腳需要接+5v電源，gnd接地。因為需要對串行eeprom進(jìn)行寫(xiě)操作，串行 eeprom應處于可編程而且非保護狀態(tài)，所以pe接高電平而pre接低電平。93lc46的技術(shù)手冊規定兩個(gè)管腳上拉和下拉的電阻應為10k左右。