學(xué)習嵌入式必讀：嵌入式系統基礎及知識及接口技術(shù)總結

　　本文主要介紹嵌入式系統的一些基礎知識，從嵌入式系統基礎，包括嵌入式系統的定義、嵌入式系統的組成、實(shí)時(shí)系統、邏輯電路基礎以及接口技術(shù)兩方面介紹，希望對各位有幫助。

　　嵌入式系統基礎

　　1、嵌入式系統的定義

　　(1)定義：以應用為中心，以計算機技術(shù)為基礎，軟硬件可裁剪，適應應用系統對功能、可靠性、成本、體積、功耗嚴格要求的專(zhuān)用計算機系統。

　　(2)嵌入式系統發(fā)展的4個(gè)階段：無(wú)操作系統階段、簡(jiǎn)單操作系統階段、實(shí)時(shí)操作系統階段、面向Internet階段。

　　(3)知識產(chǎn)權核(IP核)：具有知識產(chǎn)權的、功能具體、接口規范、可在多個(gè)集成電路設計中重復使用的功能模塊，是實(shí)現系統芯片(SOC)的基本構件。

　　(4)IP核模塊有行為、結構和物理3級不同程度的設計，對應描述功能行為的不同可以分為三類(lèi)：軟核、固核、硬核。

　　2、嵌入式系統的組成

　　包含：硬件層、中間層、系統軟件層和應用軟件層

　　(1)硬件層：嵌入式微處理器、存儲器、通用設備接口和I/O接口。

　　嵌入式核心模塊=微處理器+電源電路+時(shí)鐘電路+存儲器

　　Cache：位于主存和嵌入式微處理器內核之間，存放的是最近一段時(shí)間微處理器使用最多的程序代碼和數據。它的主要目標是減小存儲器給微處理器內核造成的存儲器訪(fǎng)問(wèn)瓶頸，使處理速度更快。

　　(2)中間層(也稱(chēng)為硬件抽象層HAL或者板級支持包BSP)。

　　它將系統上層軟件和底層硬件分離開(kāi)來(lái)，使系統上層軟件開(kāi)發(fā)人員無(wú)需關(guān)系底層硬件的具體情況，根據BSP層提供的接口開(kāi)發(fā)即可。

　　BSP有兩個(gè)特點(diǎn)：硬件相關(guān)性和操作系統相關(guān)性。

　　設計一個(gè)完整的BSP需要完成兩部分工作：

　　A、 嵌入式系統的硬件初始化和BSP功能。

　　片級初始化：純硬件的初始化過(guò)程，把嵌入式微處理器從上電的默認狀態(tài)逐步設置成系統所要求的工作狀態(tài)。

　　板級初始化：包含軟硬件兩部分在內的初始化過(guò)程，為隨后的系統初始化和應用程序建立硬件和軟件的運行環(huán)境。

　　系統級初始化：以軟件為主的初始化過(guò)程，進(jìn)行操作系統的初始化。

　　B、 設計硬件相關(guān)的設備驅動(dòng)。

　　(3)系統軟件層：由RTOS、文件系統、GUI、網(wǎng)絡(luò )系統及通用組件模塊組成。

　　RTOS是嵌入式應用軟件的基礎和開(kāi)發(fā)平臺。

　　(4)應用軟件：由基于實(shí)時(shí)系統開(kāi)發(fā)的應用程序組成。

　　3、實(shí)時(shí)系統

　　(1)定義：能在指定或確定的時(shí)間內完成系統功能和對外部或內部、同步或異步時(shí)間做出響應的系統。

　　(2)區別：通用系統一般追求的是系統的平均響應時(shí)間和用戶(hù)的使用方便;而實(shí)時(shí)系統主要考慮的是在最壞情況下的系統行為。

　　(3)特點(diǎn)：時(shí)間約束性、可預測性、可靠性、與外部環(huán)境的交互性。

　　(4)硬實(shí)時(shí)(強實(shí)時(shí))：指應用的時(shí)間需求應能夠得到完全滿(mǎn)足，否則就造成重大安全事故，甚至造成重大的生命財產(chǎn)損失和生態(tài)破壞，如：航天、軍事。

　　(5)軟實(shí)時(shí)(弱實(shí)時(shí))：指某些應用雖然提出了時(shí)間的要求，但實(shí)時(shí)任務(wù)偶爾違反這種需求對系統運行及環(huán)境不會(huì )造成嚴重影響，如：監控系統、實(shí)時(shí)信息采集系統。

　　(6)任務(wù)的約束包括：時(shí)間約束、資源約束、執行順序約束和性能約束。

　　4、實(shí)時(shí)系統的調度

　　(1)調度：給定一組實(shí)時(shí)任務(wù)和系統資源，確定每個(gè)任務(wù)何時(shí)何地執行的整個(gè)過(guò)程。

　　(2)搶占式調度：通常是優(yōu)先級驅動(dòng)的調度，如uCOS。優(yōu)點(diǎn)是實(shí)時(shí)性好、反應快，調度算法相對簡(jiǎn)單，可以保證高優(yōu)先級任務(wù)的時(shí)間約束;缺點(diǎn)是上下文切換多。

　　(3)非搶占式調度：通常是按時(shí)間片分配的調度，不允許任務(wù)在執行期間被中斷，任務(wù)一旦占用處理器就必須執行完畢或自愿放棄，如WinCE。優(yōu)點(diǎn)是上下文切換少;缺點(diǎn)是處理器有效資源利用率低，可調度性不好。

　　(4)靜態(tài)表驅動(dòng)策略：系統在運行前根據各任務(wù)的時(shí)間約束及關(guān)聯(lián)關(guān)系，采用某種搜索策略生成一張運行時(shí)刻表，指明各任務(wù)的起始運行時(shí)刻及運行時(shí)間。

　　(5)優(yōu)先級驅動(dòng)策略：按照任務(wù)優(yōu)先級的高低確定任務(wù)的執行順序。

　　(6)實(shí)時(shí)任務(wù)分類(lèi)：周期任務(wù)、偶發(fā)任務(wù)、非周期任務(wù)。

　　(7)實(shí)時(shí)系統的通用結構模型：數據采集任務(wù)實(shí)現傳感器數據的采集，數據處理任務(wù)處理采集的數據、并將加工后的數據送到執行機構管理任務(wù)控制機構執行。

　　5、嵌入式微處理器體系結構

　　(1)馮諾依曼結構：程序和數據共用一個(gè)存儲空間，程序指令存儲地址和數據存儲地址指向同一個(gè)存儲器的不同物理位置，采用單一的地址及數據總線(xiàn)，程序和數據的寬度相同。例如：8086、ARM7、MIPS…

　　(2)哈佛結構：程序和數據是兩個(gè)相互獨立的存儲器，每個(gè)存儲器獨立編址、獨立訪(fǎng)問(wèn)，是一種將程序存儲和數據存儲分開(kāi)的存儲器結構。例如：AVR、ARM9、ARM10…

　　(3)CISC與RISC的特點(diǎn)比較。

　　計算機執行程序所需要的時(shí)間P可以用下面公式計算：

　　P=I×CPI×T

　　I：高級語(yǔ)言程序編譯后在機器上運行的指令數。

　　CPI：為執行每條指令所需要的平均周期數。

　　T：每個(gè)機器周期的時(shí)間。

　　(4)流水線(xiàn)的思想：在CPU中把一條指令的串行執行過(guò)程變?yōu)槿舾芍噶畹淖舆^(guò)程在CPU中重疊執行。

　　(5)流水線(xiàn)的指標：

　　吞吐率：?jiǎn)挝粫r(shí)間里流水線(xiàn)處理機流出的結果數。如果流水線(xiàn)的子過(guò)程所用時(shí)間不一樣長(cháng)，則吞吐率應為最長(cháng)子過(guò)程的倒數。

　　建立時(shí)間：流水線(xiàn)開(kāi)始工作到達最大吞吐率的時(shí)間。若m個(gè)子過(guò)程所用時(shí)間一樣，均為t，則建立時(shí)間T=mt。

　　(6)信息存儲的字節順序

　　A、存儲器單位：字節(8位)

　　B、字長(cháng)決定了微處理器的尋址能力，即虛擬地址空間的大小。

　　C、32位微處理器的虛擬地址空間位232，即4GB。

　　D、小端字節順序：低字節在內存低地址處，高字節在內存高地址處。

　　E、大端字節順序：高字節在內存低地址處，低字節在內存高地址處。

　　F、網(wǎng)絡(luò )設備的存儲順序問(wèn)題取決于OSI模型底層中的數據鏈路層。

　　6、邏輯電路基礎

　　(1)根據電路是否具有存儲功能，將邏輯電路劃分為：組合邏輯電路和時(shí)序邏輯電路。

　　(2)組合邏輯電路：電路在任一時(shí)刻的輸出，僅取決于該時(shí)刻的輸入信號，而與輸入信號作用前電路的狀態(tài)無(wú)關(guān)。常用的邏輯電路有譯碼器和多路選擇器等。

　　(3)時(shí)序邏輯電路：電路任一時(shí)刻的輸出不僅與該時(shí)刻的輸入有關(guān)，而且還與該時(shí)刻電路的狀態(tài)有關(guān)。因此，時(shí)序電路中必須包含記憶元件。觸發(fā)器是構成時(shí)序邏輯電路的基礎。常用的時(shí)序邏輯電路有寄存器和計數器等。

　　(4)真值表、布爾代數、摩根定律、門(mén)電路的概念。

　　(5)NOR(或非)和NAND(與非)的門(mén)電路稱(chēng)為全能門(mén)電路，可以實(shí)現任何一種邏輯函數。

　　(6)譯碼器：多輸入多輸出的組合邏輯網(wǎng)絡(luò )。

　　每輸入一個(gè)n位的二進(jìn)制代碼，在m個(gè)輸出端中最多有一個(gè)有效。

　　當m=2n是，為全譯碼;當m《2n時(shí)，為部分譯碼。

　　(7)由于集成電路的高電平輸出電流小，而低電平輸出電流相對比較大，采用集成門(mén)電路直接驅動(dòng)LED時(shí)，較多采用低電平驅動(dòng)方式。液晶七段字符顯示器LCD利用液晶有外加電場(chǎng)和無(wú)外加電場(chǎng)時(shí)不同的光學(xué)特性來(lái)顯示字符。

　　(8)時(shí)鐘信號是時(shí)序邏輯的基礎，它用于決定邏輯單元中的狀態(tài)合適更新。同步是時(shí)鐘控制系統中的主要制約條件。

　　(9)在選用觸發(fā)器的時(shí)候，觸發(fā)方式是必須考慮的因素。觸發(fā)方式有兩種：

　　電平觸發(fā)方式：具有結構簡(jiǎn)單的有點(diǎn)，常用來(lái)組成暫存器。

　　邊沿觸發(fā)方式：具有很強的抗數據端干擾能力，常用來(lái)組成寄存器、計數器等。