一篇很好的AD轉換設計中的基本問(wèn)題整理

　　35.請問(wèn)怎樣盡量減小系統噪音對ADC的影響?

　　盡量減少輸入噪音(可以差分輸入的ADC)，減小電源噪音。設計合適的濾波器等。

　　36.如何確定溫度對基準的影響以及多最終轉換精度的影響 ?

　　基準芯片資料中會(huì )有相關(guān)溫度對基準影響的溫度系數指標，一般為幾個(gè)ppm/°C。

　　一般ADC芯片資料沒(méi)有參考電壓隨溫度變化對ADC性能影響的測試參數。

　　37.如何實(shí)現對高速ADC的THD測試?

　　實(shí)際中是加一個(gè)高精度的基準源，而后用ADC采樣，再做FFT分析，具體請見(jiàn)AN-835上面的介紹。

　　38.有什么辦法可以減少開(kāi)關(guān)電源的噪聲對ADC的影響?

　　加入LC濾波，合理的layout如模擬地數字地分開(kāi)。如果還不行，只能加低噪聲的LDO。

　　39.如果ADC的傳遞函數線(xiàn)形度比較差，如何進(jìn)行校準，有沒(méi)有通過(guò)驗證比較科學(xué)的方法?是否可以舉例說(shuō)明?

　　一般情況下都是做線(xiàn)性校正的，如果校正后還不能滿(mǎn)足要求，那建議采用分段校正的方法。

　　40.相對于單端，差分有很多優(yōu)勢，但是還是有很多單端的ADC，差分模式有什么弱點(diǎn)嗎?

　　和單端的輸入相比，外圍的電路相對復雜一些。

　　41.請問(wèn)在高速數據采集系統設計中，我們怎樣來(lái)確定采樣率和存儲器帶寬?

　　采樣率由待處理信號的頻率決定。存儲器帶寬由采樣率和處理器能力來(lái)決定。

　　42.請問(wèn)AD前抗射頻干擾濾波器一般應當達到什么樣的性能指標 ?

　　這取決于您的應用，理想情況下就是只讓有效帶寬內的信號通過(guò)，但濾波器設計很難達到理想情況，所以要折衷考慮。

　　43.如果對視頻信號進(jìn)行數模/模數轉換該如何選擇轉換器，它的關(guān)鍵性規格是哪幾個(gè)方面呢 ?

　　主要是要看您所需要轉換的視頻信號格式，需不需要做色彩空間轉換。是普通的并口接口還是HDMI的接口。

　　44.ADC的輸出延時(shí)主要受什么因素的影響?

　　這是由ADC的內部參數決定的，具體要看不同型號的數據手冊。

　　45.請問(wèn)如何減小截斷誤差和增益誤差?

　　對一個(gè)特定的ADC來(lái)說(shuō)，它的Offset誤差和Gain誤差基本是一定的。但是Offset誤差和Gain誤差是可以通過(guò)軟件校正消除的。

　　46.采集的數據中總是有錯誤的代碼，有何種方法能夠消除此錯誤代碼?

　　要先確定錯誤代碼是ADC輸出錯誤還是MCU讀取錯誤。如果是前者，那得看系統的設計是否合理，布局布線(xiàn)是否合理。

　　47.開(kāi)關(guān)電源的地是否需要和ADC的模擬地分開(kāi)嗎 ?

　　ADC的模擬地通過(guò)一點(diǎn)接入開(kāi)關(guān)電源輸出濾波電容的地會(huì )減小電源紋波對ADC的影響。

　　48.PSRR指標指什么?

　　指的是電源電壓抑制比。

　　49.最近我鑒定一只雙電源ADC。 我將待測轉換器的輸入端接地， 并 且在LED 指示燈上觀(guān)察其輸出的數碼。 令我非常驚奇的是為什么我所觀(guān)察到的輸出數碼范圍不是我所期望的一個(gè)數碼?

　　導致這個(gè)問(wèn)題的原因有很多種：輸入信號源的范圍，參考電壓源的值，噪音的影響等等。

　　50.ADC的量化噪聲為什么沒(méi)辦法消除?

　　因為采樣不是理想，而是無(wú)限逼近的概念。

　　51.實(shí)際應用中INL、DNL那個(gè)指標對用戶(hù)更有意義?

　　這兩個(gè)指標都比較重要。

　　52.模擬地與數字地最后的連接方式應該是怎么樣的?

　　盡量將模擬地和數字地分開(kāi)，為了避免相互的干擾。但是在高速的ADC應用中，數字和模擬要求共地。

　　53.我現在需要安裝節省空間的數據轉換器,認為串行式轉換器比較適合。為了選擇和使用這種轉換器,請問(wèn)我需要了解些什么?

　　串行接口的ADC一般轉換速度比較低，在10M以下，但是封裝，讀取會(huì )比較方便。你可以先看看你需要的位數，以低于10M的速度能不能滿(mǎn)足你的要求。另外關(guān)鍵是MCU和ADC的接口，是使用模擬的SPI還是MCU的標準SPI接口。

　　54.對ad的時(shí)鐘信號有什么要求?需不需要做一些溫度、抖動(dòng)方面的補償?

　　不需要做補償。ADC中內部已經(jīng)做了相關(guān)的補償。

　　55.對于單板結構，板子上有多個(gè)比如9片ADC的話(huà)，本講座是建議ADC跨接模擬地和數字地?是否意味著(zhù)要多點(diǎn)接地?

　　ADC需要接在系統的模擬部分。

　　56.什么時(shí)候用FPBW，什么時(shí)候用小信號BW，數據手冊并沒(méi)有把所有情況告訴我們。

　　FPBW與芯片的Slew Rate有關(guān)，當要把信號放大時(shí)，如果Slew Rate跟不上，輸出信號就會(huì )失真。FPBW = SlewRate/2piVp，Vp為輸出信號的電壓。

　　57.請教專(zhuān)家，在采用R、C隔離時(shí)，若R較大會(huì )影響后面的ADC，若C較大會(huì )影響相位，具體設計時(shí)應該如何選擇呢?

　　可以考慮在RC濾波后加一級運放做buffer.

　　58.數據轉換器中最常見(jiàn)的錯誤主要有哪些?如何避免

　　ADC轉換會(huì )受到Noise的影響，如果ADC轉換的結果與理論值大概相等，那么可以通過(guò)在同一個(gè)輸入電壓上讀多次轉換結果，將轉換結果平均來(lái)得到更為準確的值。

　　59.我們要的帶寬為100hz,結果用的是帶寬為1khz的放大器，如何有效解決抗干擾問(wèn)題?

　　一般來(lái)講，ADC前端需要加一個(gè)濾波，濾掉把有用帶寬以外的噪聲。

　　60.影響ADC的重要參數有哪些?如何在pcb設計中避免?

　　考慮ADC前端的抗混疊濾波器的設計，阻抗匹配，輸入輸出的阻抗。

　　61.在高速模數轉換時(shí)，是不是不能以芯片內部的參考電壓為準，都需要外部參考，有沒(méi)有可能芯片內部參考電壓也達到一般外部參考那么穩定?

　　使用內部參考電壓，由于參考電壓在A(yíng)DC轉換時(shí)會(huì )sink/source電流，這會(huì )影響ADC的電源電壓，進(jìn)而影響ADC的SNR。一般系統精度要求很高的場(chǎng)合常使用外部參考。

　　62.目前ADI公司的ADC芯片中,分辨率高于14bit,最高速率能達到多少?雙通道,分辨率高于14bit,最高速率能達到多少?

　　14bit的ADC最高為150MSPS。

　　63.傳遞函數不連續(DNL不連續)會(huì )導致什么問(wèn)題?如果應用中遇到這個(gè)問(wèn)題，我應該如何處理?使用軟件補償嗎?如果不連續，為什么芯片不能從硬件角度去做補償?

　　DNL不連續會(huì )導致丟碼，這個(gè)問(wèn)題沒(méi)有辦法在外部做補償，這是ADC本身的特性。ADI的ADC都是保證沒(méi)有丟碼的問(wèn)題存在的。

　　64.開(kāi)關(guān)電源對數據轉換出錯的影響有多大?開(kāi)關(guān)電源的頻率建議多高最為合理?

　　你可以加LDO或者LC濾波器減小電源紋波和噪聲。一般ADC的PSRR會(huì )比較高，位數低的ADC如10bit對電源要求不高，但高位數的ADC如 16bit對開(kāi)關(guān)電源要求比較高。開(kāi)關(guān)電源頻率選擇和功率，效率有關(guān)。普通的開(kāi)關(guān)頻率一般選擇為100KHz-300KHz。

　　65.從信噪比角度來(lái)看，要實(shí)現多路AD，是采用單個(gè)多路AD的芯片實(shí)現?還是用多個(gè)個(gè)單路的AD實(shí)現好?

　　采用多個(gè)ADC芯片效果會(huì )更好。因為單芯片多通道的芯片，通道之間會(huì )有干擾。

　　66.怎樣判斷轉換錯誤是干擾信號引起的還是轉換本身引起的?

　　對于高頻的要用高精度的基準源，高精度的可以將輸入端短路來(lái)測試ADC本身上的噪聲特性。

　　67.為了降低高頻干擾，開(kāi)關(guān)穩壓器后面使用LDO是否有好處?

　　會(huì )有好處。你可以選擇低噪聲的LDO。

　　68.那種類(lèi)型的A/D在進(jìn)行布線(xiàn)的時(shí)候，要特別的注意電磁干擾的抑制?有什么好的建議?

　　一般來(lái)講ADC不需要考慮這個(gè)，而是在電源端考慮電磁干擾抑制。如果用到高速的數字器件或者時(shí)鐘的話(huà)，可以考慮加一個(gè)屏蔽罩。

　　69.陷波器和抗混疊濾波器有什么不同?

　　陷波器就是將某一頻率下的干擾做足夠的衰減，可以理解為帶阻濾波器，而抗混疊濾波器可以理解為低通濾波器。

　　70.噪聲混疊是否會(huì )導致ADC的SNR下降?

　　混疊是由于采樣率<2倍的信號頻率是產(chǎn)生的，這是會(huì )使得濾波器的設計變得困難，從而噪聲的濾除變得困難，SNR也會(huì )受到影響。

　　71.由LDO向ADC供電改為使用開(kāi)關(guān)電源向ADC供電時(shí),對EMC性能的影響?

　　這要看你開(kāi)關(guān)電源的EMC處理情況，如果開(kāi)關(guān)電源EMC/I處理不好，系統就有EMI/C問(wèn)題。由LDO向ADC供電改為使用開(kāi)關(guān)電源向ADC供電可能會(huì )影響ADC的精度。

　　72.如果測量的是很低頻率的模擬信號(小于10Hz)，直接單端測量和將信號轉換成差分信號后驅動(dòng)ADC相比，哪種方式測量精度會(huì )更高?

　　你可以直接單端測量就可以。

　　73.脈沖模式的A/D時(shí)序控制復雜嗎?是A/D內部實(shí)現的嗎?

　　對于用戶(hù)端來(lái)說(shuō)，都是用CPU控制ADC的通信接口，這并不復雜。

　　74.為了消除噪聲干擾，如何才能盡量減少AC環(huán)路 ?

　　布局布線(xiàn)的時(shí)候要盡量考慮信號線(xiàn)的回流路徑，使得回路面積盡量小。

　　75.現在想做一個(gè)項目用到16位的高速ADC，但是前端模擬信號本身的噪聲比較大，會(huì )浪費掉3~4位的精度，為此你們覺(jué)得選擇16位的ADC有必要嗎?

　　如果輸入信號本身的噪聲只要12位，而且無(wú)法通過(guò)處理來(lái)降低噪聲，那么就不要使用16bit的ADC。

　　76.一般ADC封裝上都有很多模擬電源引腳，比如AD7656就有8個(gè)AVcc，在設計PCB時(shí)，如何把他們連接到電源上?

　　最好是有一層電源平面，就近將AVCC接到電源上，注意電容的分布。新設計建議使用AD7656-1，與AD7656相比，-1電源引腳上需要的電容較少。

　　77.專(zhuān)家是否能推薦幾款低溫漂的Rail-to-Rail的高精度運算放大器呢?

　　AD8628、AD8638

　　78.現在的系統中很多都是單一的開(kāi)關(guān)電源供電，那么對于系統中ADC、DAC的數字電源、模擬電源、數字地、模擬地，要如何處理?

　　數字電源可以通過(guò)一個(gè)磁珠后從模擬電源引出。如果允許，盡量使用分離的電源芯片為模擬和數字電源供電。

　　79.有些ADC會(huì )在時(shí)鐘輸入端加入高頻抖動(dòng)源，這樣做能夠提升adc的有效位數么?

　　可以用單電源供電，但要注意AD620的Reference需要接到0.5的電源電壓處。

　　80.請問(wèn)采樣時(shí)如何才能避免信號的丟失?

　　只能通過(guò)提高采樣率或濾波。

　　81.如何區分干擾是從前端進(jìn)去的?還是從電源進(jìn)去的?

　　對于高精度的應用，可以把輸入端短路來(lái)測輸出，如果干擾依然不變，就應該是電源和參考等引起的。

　　82.高速ADC和低速ADC在干擾的處理上有什么不同嗎?

　　相同的是加入去藕電容來(lái)消除干擾。layout可能有些不同，高速ADC一般采樣地平面，就近接地，低速一般是數字地模擬地分開(kāi)，單地接地。