關(guān)于A(yíng)D轉換設計的一些經(jīng)驗總結

　　看到一片關(guān)于A(yíng)D轉換設計中的基本問(wèn)題整理博文，特地轉載過(guò)來(lái)和大家共分享。

　　了解數據轉換器錯誤及參數

　　1.如何選擇高速模數轉換之前的信號調理器件;如何解決多路模數轉換的同步問(wèn)題?

　　ADC之前的信號調理，最根本的原則就是信號調理引起的噪聲和誤差要在ADC的1個(gè)LSB之內。根據這個(gè)目的，可以需要選擇指標合適的運放。至于多路ADC同步的問(wèn)題，一般在高速ADC的數據手冊中都會(huì )有一章來(lái)介紹多片同步問(wèn)題，你可以看一下里面的介紹。

　　2.在挑選ADC時(shí)如何確定內部噪聲這個(gè)參數?

　　一般ADC都有信噪比SNR或者信納比SINAD這個(gè)參數，SINAD=6.02*有效位數+1.76,您可以根據這個(gè)公式來(lái)確定您選擇的ADC能否符合您的要求.

　　3.如何對流水線(xiàn)結構ADC進(jìn)行校準?需要校準哪些參數?

　　一般來(lái)講，ADC的offset和gain error會(huì )比較容易校準。只要外接0V和full scale進(jìn)行采樣，然后得到校準系數。另外，如果需要作溫度補償的話(huà)，一般需要加一個(gè)溫度傳感器，然后利用查表的方式來(lái)補償。

　　4.對ADC和DAC周?chē)牟季€(xiàn)有哪些建議?

　　ADC和DAC屬于模擬數字混合型器件，在布局布線(xiàn)時(shí)最重要的是要注意地分割，即模擬地和數字地的處理問(wèn)題。對于高采樣率的器件，建議使用一塊地。而低采樣率的器件，建議模擬數字地分開(kāi)，最后在芯片下方連接在一起。

　　其他的布局布線(xiàn)規范與其他器件的是一樣的。

　　對于具體的器件，一般會(huì )有評估板的Layout圖可供參考。

　　5.模數轉換器的精度與噪聲系數之間有什么必然的聯(lián)系嗎?

　　低速模數轉換器的精度用峰峰值分辨率，有效值分辨率來(lái)表示。在A(yíng)DI一些Sigma-delta ADC的芯片資料里都會(huì )列出不同情況下的有效值分辨率指標。高速模數轉換器的精度可用SNR，SNOB來(lái)表示，這些指標也可在資料中找到。

　　但一般ADC的指標中不會(huì )有噪聲系數(NF)的指標。

　　6.如果采用了外部模擬切換開(kāi)關(guān)，那么這個(gè)開(kāi)關(guān)總是存在一些電阻的，必然引起一些誤差，那么我想問(wèn)一下有沒(méi)有什么辦法能減少這些誤差，分別描述一下用硬件的方法與用軟件的方法。

　　你可以選擇電阻很小的開(kāi)關(guān)比如ADG14**系列。如果是開(kāi)關(guān)是做通道切換的，在后級加一個(gè)運放跟隨就可以了。如果是做量程切換，只能選擇電阻很小的開(kāi)關(guān)，同時(shí)注意開(kāi)關(guān)的平坦度和溫度漂移參數，如果系統精度要求很高，那就只能做軟件校正或者選擇可編程放大器如AD8250/1/3等。

　　7.將AD7710的輸入端與自身的地短接后，再讀取數據時(shí)，其AD轉換值跳動(dòng)比較大，通過(guò)說(shuō)明當中的幾種校準方式，都沒(méi)有解決?頻率已經(jīng)在25Hz上了。不知如何解決?

　　請確認電源和基準的穩定性，在頻率為25Hz，增益為1的條件下，看數據手測上Table II可知其有效值分辨率為21.5bit,那么其實(shí)際的峰峰值分辨率為21.5-2.7=18.8bit，也就是說(shuō)如果有5bit碼在跳就是正常的。

　　8.請問(wèn)ADC的輸入和傳感器相連，如何將傳感器輸出信號本身的干擾排除?

　　如果傳感器輸出是共模干擾，需要加儀表運放如AD8221/0等濾除。如果是差模干擾，加濾波器就可以濾除。

　　9.我要設計一個(gè)16路的數據采集系統，每路的采樣率為100K，16BIT，請問(wèn)一下，我要采用什么樣的AD芯片，另外，AD轉換器的輸入通道比較少，要選擇什么樣的外部多路模擬切換開(kāi)關(guān)?另，對模擬切換開(kāi)關(guān)的選擇有什么要求，要關(guān)注哪些參數。

　　我們沒(méi)有16bit和16通道的ADC，您可以選擇用兩片AD7689，16bit 8通道?；蛘哌x擇16：1的ADG1206.要注意導通電阻，注入電荷，導通時(shí)間等。

　　10.一個(gè)12位的高速模數轉換器能不能降低以及如何降低到8位來(lái)使用，因我們的系統精度只需要8位，高了反而有害。

　　你在讀取數據的時(shí)候，只需要讀8bit即可。

　　11.有一些ADC集成有抗混疊濾波器，請問(wèn)有什么好處?

　　一般抗混疊濾波器指的是ADC前端的濾波器，而sigma-delta ADC內部會(huì )集成一些陷波器，來(lái)實(shí)現工頻50Hz和60Hz陷波，總的好處就是ADC有更好的抗噪聲性能。

　　12.請問(wèn)怎樣才能降低相鄰通道相互間的干擾?

　　在布局布線(xiàn)時(shí)可以考慮在相鄰通道間加地屏蔽。

　　13.想設計高精度校準儀表，如直流電壓輸出(毫伏級)，能不能推薦幾款芯片?請問(wèn)怎樣消除伴隨的量化噪聲?如何保證ADC的精度,AD轉換的滿(mǎn)量程即是電源電壓,對于單電源供電,零點(diǎn)的確定和量程都與電源電壓有關(guān),如果電源電壓波動(dòng)勢必導致轉換的誤差,電路中如何解決,特別對小信號的采集.請問(wèn)什么是DAC的輸出靜態(tài)誤差?怎樣提高數模轉換器中電阻或者電流源單元的匹配程度?在給ADC供電時(shí)，數字地與模擬地之間是否需要串接小電感?

　　1)ADI的運放，儀放產(chǎn)品種類(lèi)很多，最好把詳細的指標要求列出來(lái)，這樣比較容易找。

　　2)ADC的量化噪聲是固有的，沒(méi)辦法消除。

　　3)ADC的電源對測量精度有直接的影響。所以要選擇高精度低噪聲的電源信號，且在布線(xiàn)的時(shí)候也要注意避免干擾。

　　4)一般手冊里會(huì )分別給出zero error，gain error等等，不知道具體問(wèn)的是哪一個(gè)，或者可以舉一個(gè)具體型號的例子。

　　5)這應該是DAC內部結構的問(wèn)題，一般來(lái)講，我們不關(guān)心內部電阻或電流源的絕對值，只關(guān)心它們之間的比例，現在的工藝可以很好地保證這個(gè)。

　　6)一般來(lái)講，用0歐姆電阻連接就可以了。

　　14.ADC的內部增益越大,其產(chǎn)生的噪聲也越大,專(zhuān)家能說(shuō)說(shuō)兩者之間的原理是什么?

　　ADC內部的PGA增益越大，本身PGA的噪聲會(huì )增加，另外ADC輸入噪聲被放大的越多。所以ADC內部增益越大，分辨率越小。

　　15.電源紋波對轉換精度的影響?

　　如果ADC有PSRR這個(gè)指標，可以使用這個(gè)指標去算電源紋波對ADC的影響。如果沒(méi)有，一般基準源都有這個(gè)指標，你可以使用基準源的PSRR去算對ADC采樣的影響。

　　16.數據轉換器在布線(xiàn)長(cháng)度、通信串擾和匹配電阻等方面是如何設計的?

　　高速ADC會(huì )考慮這些問(wèn)題。尤其對于LVDS接口的ADC，盡量保證一對信號的布線(xiàn)等長(cháng)等距，放置端接電阻。這方面的布局布線(xiàn)最好是參考評估板來(lái)做。

　　17.ADI產(chǎn)品高速數模轉換最大速度能達到多少?采樣頻率大了是不是穩定性會(huì )下降?

　　我們的DAC的最大速度能達到2.5GHZ,它是AD9739電流輸出型的，這不會(huì )影響到穩定性。

　　18.ADC的標稱(chēng)的位數很高,但是實(shí)際中末尾的幾位會(huì )被內部噪聲而淹沒(méi),我在挑選ADC時(shí)如何確定內部噪聲這個(gè)參數?

　　對于高精度的ADC，一般來(lái)講都會(huì )給出一個(gè)有效分辨率的參數，也就是器件可以達到不跳碼的位數。另外在設計中還有考慮電源，參考電壓的噪聲，以及ADC前端調理電路引入的噪聲。需要把這些噪聲控制在A(yíng)DC的1個(gè)LSB之內。

　　19.評估ADC的時(shí)候，因為評估SNR，比較困難，所以我一般會(huì )考慮評估在接地時(shí)候的跳碼程度來(lái)比較兩種同類(lèi)ADC的差異，這種評估方法科學(xué)嗎?有沒(méi)有更科學(xué)的方法?有沒(méi)有具體的文檔?

　　實(shí)際上對于高速ADC來(lái)說(shuō)，應該是加一個(gè)高精度的基準信號，而后用ADC采樣，再做FFT分析來(lái)評估SNR。而對于高精度的ADC來(lái)說(shuō)才是您用的辦法，可以參考我們的應用筆記AN-835。

　　20.如何理解壓擺率這個(gè)指標?為什么要對電壓變化率做限制?

　　舉個(gè)簡(jiǎn)單的例子，如果壓擺率不夠，那么就是實(shí)際的輸出跟不上輸入信號的變化，這樣對信號的處理就會(huì )有失真。

　　21.開(kāi)關(guān)電源的紋波對12位以上的ADC的影響有多大?是否需要為ADC部分單獨處理電源紋波?

　　高精度的ADC，比如16位及以上的ADC，不建議使用開(kāi)關(guān)電源來(lái)供電。

　　22.請問(wèn)使用高功效開(kāi)關(guān)穩壓器替換傳統的LDO穩壓器電源對高速模數轉換器有沒(méi)有負面影響?對產(chǎn)品壽命有何影響?

　　在高速ADC場(chǎng)合，一般對電源的紋波和噪聲有較高的要求。開(kāi)關(guān)電源效率比較高，但是有較大的紋波和噪聲，會(huì )對系統的精度有影響。而高速場(chǎng)合對SNR，SFDR要求比較高，所以選擇LDO會(huì )比較好。

　　23.關(guān)于運算放大器的阻抗匹配在設計中，需要如何注意?

　　只有在高速的情況下才需要考慮阻抗匹配。

　　24.電源精度會(huì )導致ADC的精度提不上去嗎?

　　有可能。具體要看你ADC的位數和PSRR這個(gè)參數。如果位數很低如10bit，你用再低噪聲的電源也只能是10bit精度。但是16bit系統，你如果使用噪聲很大的電源，會(huì )使得系統精度不能達到16bit。

　　25.AD前抗射頻干擾濾波器一般應當達到什么樣的性能指標呢,比如截至頻率,滾降 ?

　　這取決于您的實(shí)際應用，當然理想情況下是截至頻率等于有效的輸入信號，而滾降特性是無(wú)限陡峭，但實(shí)際上沒(méi)有這樣的濾波器，且越接近理想情況，成本會(huì )越高，要折衷考慮。

　　26.如何抑制輸入"毛刺"?

　　加濾波器抑制，或者是對采樣結果做數字濾波。

　　27.有什么好的建議,使用軟件來(lái)提高ADC的精度與位數?

　　請注意參考和電源的質(zhì)量，同時(shí)還需要注意layout來(lái)防止噪聲引入。

　　28.請問(wèn)對于ECG信號的AD轉換需要有多大的分辨率?可以推薦幾款型號嗎?

　　取決于ECG的信號鏈。如果信號鏈中為AC隔離，這樣信號可以被放大很大，比如放大1000倍，這樣ADC的選取12位~16位。如果信號鏈為DC隔離，這樣信號不能被放大很多，一般增益為10，這樣ADC的位數就得選的大些，18位~24位。

　　ECG產(chǎn)品會(huì )有相應的標準，即ECG產(chǎn)品最小能分辨多小的信號，ADC的選取與此也有關(guān)。

　　29.我設計的一個(gè)基于FPGA的DDS系統中使用的芯片是AD9777，請問(wèn)在電流足夠的情況下，系統電源設計中是否可以將DA芯片與FPGA芯片共用3.3V數字電源，以達到簡(jiǎn)化電源設計的目的?

　　可以 。

　　30.隨著(zhù)數字視頻信號應用的越來(lái)越普及，數模轉換器在視頻方面會(huì )不會(huì )無(wú)用武之地，乃至被淘汰?

　　數模轉換器是不會(huì )被淘汰的，因為最終都是要將數字信號轉會(huì )人們能所識別的模擬信號。

　　31.惡劣環(huán)境下(高溫下)，ADC的供電電源怎么設計?一般DC-DC很難達到+85攝氏度，ADI是否有相關(guān)的參考設計?

　　選擇合適的器件，DC-DC能工作在85度，關(guān)鍵是你選擇合適的器件和合適的設計，使得系統的溫升在其標定的范圍，如加風(fēng)扇或者散熱片，多個(gè)器件并聯(lián)提高電源效率等。

　　32.我在使用ADuC841的A/D時(shí)，采集的數據偶爾會(huì )時(shí)零，為什么?如何解決?

　　這種情況要用示波器監測輸入信號，看輸入端是否真的發(fā)生跳變了，如果沒(méi)有請仔細檢查ADUC841的數據讀取程序。

　　33.請問(wèn)把一個(gè)直流信號加到轉換器輸入端時(shí)，怎樣確定輸出端應該出現的數碼數目?

　　一般來(lái)講，根據計算公式，Vin/Vref=code/2^N. N為ADC的位數，Vin為輸入電壓，Vref為參考電壓。如果是有負電壓，需要考慮輸出碼字的類(lèi)型，比如二進(jìn)制補碼等等。絕大多數ADC的數據手冊中都會(huì )給出一個(gè)圖來(lái)說(shuō)明這個(gè)問(wèn)題。

　　34.AD7710使用時(shí)，噪音過(guò)高。如何使用說(shuō)明書(shū)當中的校準?在布線(xiàn)過(guò)程當中如何做比較合適?

　　建議參考芯片的評估板來(lái)做Layout設計。

　　35.請問(wèn)怎樣盡量減小系統噪音對ADC的影響?

　　盡量減少輸入噪音(可以差分輸入的ADC)，減小電源噪音。設計合適的濾波器等。

　　36.如何確定溫度對基準的影響以及多最終轉換精度的影響 ?

　　基準芯片資料中會(huì )有相關(guān)溫度對基準影響的溫度系數指標，一般為幾個(gè)ppm/°C。

　　一般ADC芯片資料沒(méi)有參考電壓隨溫度變化對ADC性能影響的測試參數。

　　37.如何實(shí)現對高速ADC的THD測試?

　　實(shí)際中是加一個(gè)高精度的基準源，而后用ADC采樣，再做FFT分析，具體請見(jiàn)AN-835上面的介紹。

　　38.有什么辦法可以減少開(kāi)關(guān)電源的噪聲對ADC的影響?

　　加入LC濾波，合理的layout如模擬地數字地分開(kāi)。如果還不行，只能加低噪聲的LDO。

　　39.如果ADC的傳遞函數線(xiàn)形度比較差，如何進(jìn)行校準，有沒(méi)有通過(guò)驗證比較科學(xué)的方法?是否可以舉例說(shuō)明?

　　一般情況下都是做線(xiàn)性校正的，如果校正后還不能滿(mǎn)足要求，那建議采用分段校正的方法。

　　40.相對于單端，差分有很多優(yōu)勢，但是還是有很多單端的ADC，差分模式有什么弱點(diǎn)嗎?

　　和單端的輸入相比，外圍的電路相對復雜一些。

　　41.請問(wèn)在高速數據采集系統設計中，我們怎樣來(lái)確定采樣率和存儲器帶寬?

　　采樣率由待處理信號的頻率決定。存儲器帶寬由采樣率和處理器能力來(lái)決定。

　　42.請問(wèn)AD前抗射頻干擾濾波器一般應當達到什么樣的性能指標 ?

　　這取決于您的應用，理想情況下就是只讓有效帶寬內的信號通過(guò)，但濾波器設計很難達到理想情況，所以要折衷考慮。

　　43.如果對視頻信號進(jìn)行數模/模數轉換該如何選擇轉換器，它的關(guān)鍵性規格是哪幾個(gè)方面呢 ?

　　主要是要看您所需要轉換的視頻信號格式，需不需要做色彩空間轉換。是普通的并口接口還是HDMI的接口。

　　44.ADC的輸出延時(shí)主要受什么因素的影響?

　　這是由ADC的內部參數決定的，具體要看不同型號的數據手冊。

　　45.請問(wèn)如何減小截斷誤差和增益誤差?

　　對一個(gè)特定的ADC來(lái)說(shuō)，它的Offset誤差和Gain誤差基本是一定的。但是Offset誤差和Gain誤差是可以通過(guò)軟件校正消除的。

　　46.采集的數據中總是有錯誤的代碼，有何種方法能夠消除此錯誤代碼?

　　要先確定錯誤代碼是ADC輸出錯誤還是MCU讀取錯誤。如果是前者，那得看系統的設計是否合理，布局布線(xiàn)是否合理。

　　47.開(kāi)關(guān)電源的地是否需要和ADC的模擬地分開(kāi)嗎 ?

　　ADC的模擬地通過(guò)一點(diǎn)接入開(kāi)關(guān)電源輸出濾波電容的地會(huì )減小電源紋波對ADC的影響。

　　48.PSRR指標指什么?

　　指的是電源電壓抑制比。

　　49.最近我鑒定一只雙電源ADC。 我將待測轉換器的輸入端接地， 并 且在LED 指示燈上觀(guān)察其輸出的數碼。 令我非常驚奇的是為什么我所觀(guān)察到的輸出數碼范圍不是我所期望的一個(gè)數碼?

　　導致這個(gè)問(wèn)題的原因有很多種：輸入信號源的范圍，參考電壓源的值，噪音的影響等等。

　　50.ADC的量化噪聲為什么沒(méi)辦法消除?

　　因為采樣不是理想，而是無(wú)限逼近的概念。

　　51.實(shí)際應用中INL、DNL那個(gè)指標對用戶(hù)更有意義?

　　這兩個(gè)指標都比較重要。

　　52.模擬地與數字地最后的連接方式應該是怎么樣的?

　　盡量將模擬地和數字地分開(kāi)，為了避免相互的干擾。但是在高速的ADC應用中，數字和模擬要求共地。

　　53.我現在需要安裝節省空間的數據轉換器,認為串行式轉換器比較適合。為了選擇和使用這種轉換器,請問(wèn)我需要了解些什么?

　　串行接口的ADC一般轉換速度比較低，在10M以下，但是封裝，讀取會(huì )比較方便。你可以先看看你需要的位數，以低于10M的速度能不能滿(mǎn)足你的要求。另外關(guān)鍵是MCU和ADC的接口，是使用模擬的SPI還是MCU的標準SPI接口。

　　54.對ad的時(shí)鐘信號有什么要求?需不需要做一些溫度、抖動(dòng)方面的補償?

　　不需要做補償。ADC中內部已經(jīng)做了相關(guān)的補償。

　　55.對于單板結構，板子上有多個(gè)比如9片ADC的話(huà)，本講座是建議ADC跨接模擬地和數字地?是否意味著(zhù)要多點(diǎn)接地?

　　ADC需要接在系統的模擬部分。

　　56.什么時(shí)候用FPBW，什么時(shí)候用小信號BW，數據手冊并沒(méi)有把所有情況告訴我們。

　　FPBW與芯片的Slew Rate有關(guān)，當要把信號放大時(shí)，如果Slew Rate跟不上，輸出信號就會(huì )失真。FPBW = SlewRate/2piVp，Vp為輸出信號的電壓。

　　57.請教專(zhuān)家，在采用R、C隔離時(shí)，若R較大會(huì )影響后面的ADC，若C較大會(huì )影響相位，具體設計時(shí)應該如何選擇呢?

　　可以考慮在RC濾波后加一級運放做buffer.

　　58.數據轉換器中最常見(jiàn)的錯誤主要有哪些?如何避免

　　ADC轉換會(huì )受到Noise的影響，如果ADC轉換的結果與理論值大概相等，那么可以通過(guò)在同一個(gè)輸入電壓上讀多次轉換結果，將轉換結果平均來(lái)得到更為準確的值。

　　59.我們要的帶寬為100hz,結果用的是帶寬為1khz的放大器，如何有效解決抗干擾問(wèn)題?

　　一般來(lái)講，ADC前端需要加一個(gè)濾波，濾掉把有用帶寬以外的噪聲。

　　60.影響ADC的重要參數有哪些?如何在pcb設計中避免?

　　考慮ADC前端的抗混疊濾波器的設計，阻抗匹配，輸入輸出的阻抗。

　　61.在高速模數轉換時(shí)，是不是不能以芯片內部的參考電壓為準，都需要外部參考，有沒(méi)有可能芯片內部參考電壓也達到一般外部參考那么穩定?

　　使用內部參考電壓，由于參考電壓在A(yíng)DC轉換時(shí)會(huì )sink/source電流，這會(huì )影響ADC的電源電壓，進(jìn)而影響ADC的SNR。一般系統精度要求很高的場(chǎng)合常使用外部參考。

　　62.目前ADI公司的ADC芯片中,分辨率高于14bit,最高速率能達到多少?雙通道,分辨率高于14bit,最高速率能達到多少?

　　14bit的ADC最高為150MSPS。

　　63.傳遞函數不連續(DNL不連續)會(huì )導致什么問(wèn)題?如果應用中遇到這個(gè)問(wèn)題，我應該如何處理?使用軟件補償嗎?如果不連續，為什么芯片不能從硬件角度去做補償?

　　DNL不連續會(huì )導致丟碼，這個(gè)問(wèn)題沒(méi)有辦法在外部做補償，這是ADC本身的特性。ADI的ADC都是保證沒(méi)有丟碼的問(wèn)題存在的。

　　64.開(kāi)關(guān)電源對數據轉換出錯的影響有多大?開(kāi)關(guān)電源的頻率建議多高最為合理?

　　你可以加LDO或者LC濾波器減小電源紋波和噪聲。一般ADC的PSRR會(huì )比較高，位數低的ADC如10bit對電源要求不高，但高位數的ADC如16bit對開(kāi)關(guān)電源要求比較高。開(kāi)關(guān)電源頻率選擇和功率，效率有關(guān)。普通的開(kāi)關(guān)頻率一般選擇為100KHz-300KHz。

　　65.從信噪比角度來(lái)看，要實(shí)現多路AD，是采用單個(gè)多路AD的芯片實(shí)現?還是用多個(gè)個(gè)單路的AD實(shí)現好?

　　采用多個(gè)ADC芯片效果會(huì )更好。因為單芯片多通道的芯片，通道之間會(huì )有干擾。

　　66.怎樣判斷轉換錯誤是干擾信號引起的還是轉換本身引起的?

　　對于高頻的要用高精度的基準源，高精度的可以將輸入端短路來(lái)測試ADC本身上的噪聲特性。

　　67.為了降低高頻干擾，開(kāi)關(guān)穩壓器后面使用LDO是否有好處?

　　會(huì )有好處。你可以選擇低噪聲的LDO。

　　68.那種類(lèi)型的A/D在進(jìn)行布線(xiàn)的時(shí)候，要特別的注意電磁干擾的抑制?有什么好的建議?

　　一般來(lái)講ADC不需要考慮這個(gè)，而是在電源端考慮電磁干擾抑制。如果用到高速的數字器件或者時(shí)鐘的話(huà)，可以考慮加一個(gè)屏蔽罩。

　　69.陷波器和抗混疊濾波器有什么不同?

　　陷波器就是將某一頻率下的干擾做足夠的衰減，可以理解為帶阻濾波器，而抗混疊濾波器可以理解為低通濾波器。

　　70.噪聲混疊是否會(huì )導致ADC的SNR下降?

　　混疊是由于采樣率<2倍的信號頻率是產(chǎn)生的，這是會(huì )使得濾波器的設計變得困難，從而噪聲的濾除變得困難，SNR也會(huì )受到影響。

　　71.由LDO向ADC供電改為使用開(kāi)關(guān)電源向ADC供電時(shí),對EMC性能的影響?

　　這要看你開(kāi)關(guān)電源的EMC處理情況，如果開(kāi)關(guān)電源EMC/I處理不好，系統就有EMI/C問(wèn)題。由LDO向ADC供電改為使用開(kāi)關(guān)電源向ADC供電可能會(huì )影響ADC的精度。

　　72.如果測量的是很低頻率的模擬信號(小于10Hz)，直接單端測量和將信號轉換成差分信號后驅動(dòng)ADC相比，哪種方式測量精度會(huì )更高?

　　你可以直接單端測量就可以。

　　73.脈沖模式的A/D時(shí)序控制復雜嗎?是A/D內部實(shí)現的嗎?

　　對于用戶(hù)端來(lái)說(shuō)，都是用CPU控制ADC的通信接口，這并不復雜。

　　74.為了消除噪聲干擾，如何才能盡量減少AC環(huán)路 ?

　　布局布線(xiàn)的時(shí)候要盡量考慮信號線(xiàn)的回流路徑，使得回路面積盡量小。

　　75.現在想做一個(gè)項目用到16位的高速ADC，但是前端模擬信號本身的噪聲比較大，會(huì )浪費掉3~4位的精度，為此你們覺(jué)得選擇16位的ADC有必要嗎?

　　如果輸入信號本身的噪聲只要12位，而且無(wú)法通過(guò)處理來(lái)降低噪聲，那么就不要使用16bit的ADC。

　　76.一般ADC封裝上都有很多模擬電源引腳，比如AD7656就有8個(gè)AVcc，在設計PCB時(shí)，如何把他們連接到電源上?

　　最好是有一層電源平面，就近將AVCC接到電源上，注意電容的分布。新設計建議使用AD7656-1，與AD7656相比，-1電源引腳上需要的電容較少。

　　77.專(zhuān)家是否能推薦幾款低溫漂的Rail-to-Rail的高精度運算放大器呢?

　　AD8628、AD8638

　　78.現在的系統中很多都是單一的開(kāi)關(guān)電源供電，那么對于系統中ADC、DAC的數字電源、模擬電源、數字地、模擬地，要如何處理?

　　數字電源可以通過(guò)一個(gè)磁珠后從模擬電源引出。如果允許，盡量使用分離的電源芯片為模擬和數字電源供電。

　　79.有些ADC會(huì )在時(shí)鐘輸入端加入高頻抖動(dòng)源，這樣做能夠提升adc的有效位數么?

　　可以用單電源供電，但要注意AD620的Reference需要接到0.5的電源電壓處。

　　80.請問(wèn)采樣時(shí)如何才能避免信號的丟失?

　　只能通過(guò)提高采樣率或濾波。

　　81.如何區分干擾是從前端進(jìn)去的?還是從電源進(jìn)去的?

　　對于高精度的應用，可以把輸入端短路來(lái)測輸出，如果干擾依然不變，就應該是電源和參考等引起的。

　　82.高速ADC和低速ADC在干擾的處理上有什么不同嗎?

　　相同的是加入去藕電容來(lái)消除干擾。layout可能有些不同，高速ADC一般采樣地平面，就近接地，低速一般是數字地模擬地分開(kāi)，單地接地。