如何收斂高速 ADC 時(shí)序

　　最近幾年，高速、高精度的模數轉換器變得疾速。在 2006 年，一款業(yè)界一流的 12-位轉換器才達到 250 兆采樣/秒 (MSPS)。而今天，這一速度已經(jīng)翻了一番，達到了 500 MSPS。14-位和 16-位精度的類(lèi)似發(fā)展趨勢也日益明顯。這表明，在比特精度不變的條件下，ADC 速度正以幾乎每年翻一番的速度發(fā)展。采樣速率增長(cháng)的結果是，收斂數字時(shí)序來(lái)確保您終端系統的數據完整性正變得越來(lái)越重要。

　　要收斂時(shí)序，需在 ADC 和數字接收機產(chǎn)品說(shuō)明書(shū)中找到建立時(shí)間 (tsu) 和保持時(shí)間 (th)。建立時(shí)間是接收機時(shí)鐘沿之前數據必須有效的時(shí)間，而保持時(shí)間是時(shí)鐘沿之后 ADC 數據必須有效的時(shí)間量(請參見(jiàn)參考文獻1)。ADC 的建立時(shí)間和保持時(shí)間加在一起便決定了時(shí)間數據是否有效。這樣，長(cháng)建立時(shí)間和保持時(shí)間是 ADC 的一種理想狀態(tài)。

　　同樣，對于數字接收機來(lái)說(shuō)，通過(guò)增加建立時(shí)間和保持時(shí)間，您可以獲得規定的數據有效時(shí)間。這種情況下，數值越小越好。要收斂時(shí)序，ADC數據有效時(shí)間應該始終大于接收機的輸入要求數據有效時(shí)間。

　　通常情況下，ADC 產(chǎn)品說(shuō)明書(shū)有兩套時(shí)序數：一套用于輸入時(shí)鐘;另一套用于輸出時(shí)鐘。要知道您的應用使用哪一套，需考慮有多少 ADC 數字總線(xiàn)連接到您的數字接收機。不管您是什么樣的應用，收斂時(shí)序時(shí)請始終使用最小值欄中的值，因為它們代表極端情況。

　　在一個(gè) ADC 輸出總線(xiàn)和一個(gè)數字接收機的最簡(jiǎn)單情況下，數字接收機的默認時(shí)鐘連接會(huì )使用 ADC 時(shí)鐘輸出，有時(shí)稱(chēng)作數據準備 (dataready) (DRY)。利用這種設計方法，您可以最大化 ADC 的建立和保持時(shí)間。使用參考輸出時(shí)鐘的產(chǎn)品說(shuō)明書(shū)數值。

　　為什么?簡(jiǎn)而言之，我們必須了解 ADC 內部的輸出緩沖。ADC 輸出緩沖的時(shí)序隨半導體工藝、緩沖電壓電平和溫度的差異而不同。使用 ADC 的時(shí)鐘輸出時(shí)，工藝、電壓和溫度的差異等同地作用于 ADC 數字和時(shí)鐘輸出。這就避免了時(shí)鐘和數字輸出之間延遲的增加，從而最大化 ADC 建立時(shí)間和保持時(shí)間。

　　當一個(gè)系統中出現多個(gè) ADC 時(shí)，需考慮兩種截然不同的情況。第一種情況中，需考慮的狀態(tài)是：這些 ADC 均安裝在同一顆 IC 上，并且每條全數字輸出總線(xiàn)僅提供一個(gè)時(shí)鐘輸出。(例如，在 ADS62P45 設計里，TI 將兩個(gè) ADC 集成到一顆 IC 中。)由于所有 ADC 通道都在同一顆 IC 上，因此工藝 、電壓和溫度處處都相同。這樣，對于最大 ADC 建立時(shí)間和保持時(shí)間來(lái)說(shuō)，設計人員應該在多個(gè) ADC 數字總線(xiàn)中使用 ADC 的時(shí)鐘輸出來(lái)鎖閉;假設能夠以這種方式來(lái)配置接收機。這種情況與前面介紹的情況類(lèi)似，您可以使用被稱(chēng)為 ADC 產(chǎn)品說(shuō)明書(shū)輸出時(shí)鐘的建立時(shí)間和保持時(shí)間。

　　另一種情況中，您有多個(gè)連接單時(shí)鐘接收機的 ADC IC，則您必須使用參考時(shí)鐘輸入的 ADC 時(shí)序數。即使您仍然在多個(gè) ADC IC 輸出中使用 ADC 時(shí)鐘輸出來(lái)鎖閉，您也需要使用參考 ADC 時(shí)鐘輸入的時(shí)序數來(lái)收斂時(shí)序。至少，不同 IC 之間的半導體工藝會(huì )不同，從而帶來(lái)更大的延遲，并最小化 ADC 建立時(shí)間和保持時(shí)間。但是，如果您可以使用器件最小值收斂時(shí)序的話(huà)，那么您就可以保證接口比特誤差不會(huì )因時(shí)序而出現。