基于A(yíng)D73360的多功能網(wǎng)絡(luò )電能表設計

本文介紹了基于AD73360芯片的多功能網(wǎng)絡(luò )電能表的系統總體設計。通過(guò)FPGA與AD73360芯片相連接，由FPGA給AD73360芯片寫(xiě)控制字，然后再對采集的數據進(jìn)行處理。重點(diǎn)介紹了基于A(yíng)D73360的多功能網(wǎng)絡(luò )電能表的硬件設計，同時(shí)也介紹了FPGA的VHDL設計。本設計具有電力參數監測、電能質(zhì)量分析、分時(shí)段電能計量、故障錄波和網(wǎng)絡(luò )遠程抄表等功能。

本設計是基于A(yíng)DI公司的AD73360芯片的多功能網(wǎng)絡(luò )電能表。傳統的多功能電能表通常使用專(zhuān)用的電能計量IC計量或前端使用AD芯片采樣數據，然后使用DSP或MCU對數據進(jìn)行處理。若使用專(zhuān)用電能計量IC，還需要額外的處理器對電表進(jìn)行控制，增加了電能表的成本；若使用第二種方案，限于成本和DSP或MCU的處理能力，會(huì )影響電表的實(shí)時(shí)處理能力?；谝陨显?，本設計中前端使用AD73360芯片對電壓和電流進(jìn)行采樣，后端使用FPGA對采集的數據進(jìn)行處理，同時(shí)對電表進(jìn)行總體控制。由于FPGA采用純硬件的工作方式，實(shí)時(shí)性強；同時(shí)，由于FPGA強大的處理能力，可以使用一片FPGA完成全部的數據處理和控制工作。這樣既可以簡(jiǎn)化硬件設計，又可以減低成本。

AD73360是ADI公司一款6通道模擬前端處理器，特別適合于電能計量[1]。該芯片具有6個(gè)16位A/D轉換通道，每個(gè)通道都可以同步采樣，同時(shí)可以保證從直流信號到4 kHz信號帶寬的77 dB的信噪比。每個(gè)通道還具有獨立的可編程輸入放大器(PGA)，其放大系數可以從0～38 dB可調。該芯片通過(guò)設置，可以提供4種采樣頻率，分別為64 kHz、32 kHz、16 kHz和8 kHz(由16.384 kHz的主時(shí)鐘分頻得到)。

1 多功能電能表系統設計

多功能網(wǎng)絡(luò )電能表(以下簡(jiǎn)稱(chēng)電表)由數據采集、控制與處理、電源、網(wǎng)絡(luò )接口、顯示、存儲和日歷時(shí)鐘等部分組成，如圖1所示。數據采集部分由精密小型互感器、信號調理電路以及AD73360芯片構成?？刂婆c處理部分采用Altera公司的FPGA芯片Cyclone II 2C35F484C8。電源模塊為整個(gè)電能表系統提供電源，共有2路直流電源輸出，一路供給數據采集板，一路供給電能計量SoPC芯片?？紤]電磁兼容試驗，要求電源系統能抑制高頻脈沖干擾且過(guò)壓自動(dòng)保護。網(wǎng)絡(luò )接口部分采用DMA9000A網(wǎng)絡(luò )芯片，使用RJ-45接口，本系統支持以太網(wǎng)協(xié)議。顯示部分采用高品質(zhì)的液晶顯示模塊，每屏可以顯示8×4個(gè)漢字（16×16）或128×64個(gè)像素的圖形。存儲模塊采用IIC總線(xiàn)與一塊E2PROM通信，用于數據凍結。日歷時(shí)鐘則使用專(zhuān)用的日歷時(shí)鐘芯片，為系統提供日期信息。表1為電表的具體功能和設計指標[2]。

2 電表硬件設計

2.1 數據采集模塊硬件設計[2]

從圖1可以看出，數據采集模塊由互感器、信號調理電路和AD芯片3個(gè)部分組成。本系統三相電壓信號采用單端輸入方式，三相電流信號采用差分輸入方式。由于本系統采用3.3 V為AD73360芯片供電，因此輸入電流設置在10 mA，輸入電壓設置在700 mV左右。

2.1.1 電流輸入電路設計

電流輸入使用專(zhuān)用的電流互感器將輸入電流降至10 mA左右。本系統選用了哈爾濱三江達電力技術(shù)有限公司生產(chǎn)的YWH型電能表專(zhuān)用互感器。YWH系列互感器是微型互感器的一個(gè)分支產(chǎn)品，是為寬量程電子式電能表配套設計的新一代微型精密電流互感器，工作電流范圍寬(可4～10倍過(guò)載)，誤差線(xiàn)性好(比差小于0.01 %，角差小于0.3′），采用阻燃ABS塑料外殼，環(huán)氧樹(shù)脂封裝，絕緣強度高，外形美觀(guān)，并有多種規格可供用戶(hù)選擇，滿(mǎn)足不同的安裝需要。本次設計選用了YWH-1型，其電流比為1.5(6)A/5(20)mA，二次負載電阻5～20 Ω，準確度為0.1級。

2.1.2 電壓輸入電路設計

三路電壓信號直接由220 V電壓通過(guò)電阻網(wǎng)絡(luò )降至700 mV左右，每路電壓信號輸入電路由5個(gè)204電阻和一個(gè)332電阻構成，確保將220 V市電降為700 mV左右輸入，以適應AD73360的需要。

2.1.3 信號調理電路設計

由于本系統電壓和電流信號采用不同的輸入方式，因此需要不同的信號調理電路。電壓調理電路中使用RC電路構成抗混疊濾波器，同時(shí)確保輸入AD的信號頻率小于0.5倍的AD采樣率。

2.1.4 AD73360電路設計

VINP1-6和VINN1-6為信號輸入引腳；MCLK與系統主時(shí)鐘相連。由于A(yíng)D73360設計時(shí)就考慮到了與DSP的簡(jiǎn)單接口[1]，因此，SCLK、SDO、SE、SDI、SDIFS和SDOFS在設計時(shí)就可以與FPGA的I/O口直接相連。

2.2 控制及數據處理模塊[3]

本系統的控制及數據處理采用Altera公司的FPGA芯片，Cyclone II 2C35F484C8。為了簡(jiǎn)化本系統的硬件設計難度，直接采用成品FPGA開(kāi)發(fā)板。這樣，只需要設計外圍的日歷時(shí)鐘芯片、LCD和網(wǎng)絡(luò )接口電路即可。

3 控制及數據處理的程序設計[4]

本系統采用FPGA，同時(shí)配合Altera公司NIOS II軟核的方式對系統進(jìn)行控制并對采集的數據進(jìn)行處理[5]，最終使用μC/OS II 操作系統將整個(gè)系統整合。該設計共分為兩個(gè)部分，一個(gè)部分為控制部分，包括對AD芯片、網(wǎng)絡(luò )接口等模塊的控制；另一部分是數據處理部分，主要負責對AD73360采集來(lái)的數據進(jìn)行處理。

3.1 CPU設計

該芯片內部包括AD控制器、FIFO、電能計量、配置寄存器、NIOS II軟核微處理器、日歷時(shí)鐘接口、數字頻率變換器DFC(Digital to Frequency Converter)、IIC接口以及LCD控制器等部分。其結構如圖2所示。

其中，AD控制器的輸入為信號采集板上采集到的三相電壓和三相電流(6個(gè)通道的串行數據)，AD控制器是按照美國ADI公司16位的∑-△A/D芯片AD73360的時(shí)序，將輸入的6個(gè)通道的串行數據轉換成并行數據并存儲在相應的FIFO中；6 通道的FIFO保存AD控制器送來(lái)的6 通道1個(gè)周波的AD 數據，以便后面的運算使用。這樣做還有一個(gè)好處就是電能計量模塊可以實(shí)現流水線(xiàn)結構，加快運算速度；電能計量模塊主要是利用FPGA實(shí)現電能的有功、無(wú)功和視在功率的計量。配置寄存器中保存配置數據、歷史電量數據、凍結數據等；NIOS II軟核微處理器完成整個(gè)電能計量芯片的調度工作；日歷時(shí)鐘接口與外部的日歷時(shí)鐘芯片相連，為芯片提供時(shí)鐘信息，供NIOS II軟核微處理器使用，從而構成復費率電能表。日歷時(shí)鐘芯片選用美國達拉斯公司的涓流充電時(shí)間芯片DS1302；DFC變換就是將計量后的電能值轉換成脈沖的個(gè)數輸出，以便校表；IIC接口控制外部的IIC只讀存儲器AT24C256，AT24C256是美國ATMEL公司的二線(xiàn)串行電擦寫(xiě)可編程只讀存儲器；LCD 控制器實(shí)現外部LCD 的驅動(dòng)功能。

3.2 AD控制設計

AD接口模塊完成對AD73360的初始化(設置分頻系數、AD采樣率、可編程增益、工作模式）、輸出數據的讀取并完成串/并轉換。本次設計中FPGA的主頻為50 MHz，經(jīng)試驗發(fā)現AD的SCLK最高工作在2.048 MHz，這樣FPGA可以確保準確采集SCLK信號。AD的晶振頻率為1