基于SOPC技術(shù)的遠程測控系統設計

1 遠程測控系統的硬件架構
遠程測控系統的硬件架構如圖1所示。從圖中可以看出，Nios II軟核CPU及各種所需的外設IP均通過(guò)SOPCBui lder集成在一片FPGA中，構成本系統所需硬件的可重構部分，實(shí)現真正的可編程片上系統(SOPC)。
1．1 I P核設計
為了在低成本情況下完成預定功能，選擇了Cyclone FPGA系列器件中的EP1C6。EP1C6無(wú)論從邏輯資源還是存儲器均能滿(mǎn)足設計要求。在本系統中，我們設計或選用了如下主要的IP核。
1．1．1 UART帶Avalon接口的通用異步接收器／發(fā)送器。UART內核執行RS-232協(xié)議，它為FPGA上的嵌入式系統和外部設備提供了串行字符流的通信方式。帶Avalon接口的JTAG-UART內核還提供Nios CPU系統到PC機的連接通路，通過(guò)JTAG-UART在PC機上調試NiosCPU所需要的程序，并通過(guò)監控程序對整個(gè)系統的運行進(jìn)行控制。
1．1．2 GPIO。并行輸入／輸出內核。它提供Avalon從控制器端口到通用I／O口間的映射接口。該IP核是常規的外設控制接口。通過(guò)GPIO，對內控制SOPC系統中的其他部分，對外充當并行I／O接口，讀取開(kāi)關(guān)量，對LED、LCD等外設進(jìn)行控制。
1．1．3 SDRAM 該IP核是外部存儲器SDRAM的控制接口。通過(guò)它完成SDRAM的時(shí)序控制。軟件設計中， SDRAM的時(shí)序控制對用戶(hù)是完全透明的。
1．1．4 EPCS。帶Avalon接口的EPCS設備控制器內核。該IP核允許Nios II系統訪(fǎng)問(wèn)EPCS串行配置芯片，該芯片主要用于存儲程序代碼或一些非易失性數據。

1．1．5三態(tài)總線(xiàn)橋。該IP核是Avalon和Avalon-TriBUS總線(xiàn)以及Avalon和Wishbone總線(xiàn)的橋接控制器，用于連接兩種不同總線(xiàn)?？紤]有些外設需要自行開(kāi)發(fā)I2CIP核，這些外設不能直接連到Avalon總線(xiàn)上，需要通過(guò)橋接控制器。
1．2 檢測和執行模塊
由于遠程測控系統設計的目的不同，該模塊選用的IP核也不完全相同。SOPC Builder自帶的IP庫中并不包含I2C配置接口模塊，該模塊需要根據配制芯片的寄存器特點(diǎn)和功能進(jìn)行專(zhuān)門(mén)設計，并以I2C核的形式通過(guò)SOPCBuilder連接到系統的Avalon總線(xiàn)上。
1．3 傳輸接口模塊
本系統有三種數據傳輸方式：串口、USB接口和以太網(wǎng)接口。串口、USB接口通過(guò)UART接Avalon總線(xiàn)。以太網(wǎng)接口芯片選用了SMSC公司的LAN91c11 1芯片，該芯片內部集成了以太網(wǎng)介質(zhì)訪(fǎng)問(wèn)(MAC)及物理層收發(fā)器(PHY)，支持10／1OOM全雙工傳輸模式、自動(dòng)協(xié)商等功能。LAN91C111芯片通過(guò)FPGA內的適配器模塊連接到EP1C6內部的Avalon總線(xiàn)上，從而實(shí)現系統接入Internet。

2 遠程測控系統的軟件體系
本系統有兩大功能：數據的遠程采集及傳送?？紤]到使用互聯(lián)網(wǎng)進(jìn)行遠程數據傳輸的復雜性，在設計中使用嵌入式操作系統和TCP／IP協(xié)議棧是必然選擇。
軟件系統體系結構如圖2所示。主要包括嵌入式操作系統的移植；網(wǎng)絡(luò )協(xié)議棧的實(shí)現；應用級代碼編寫(xiě)等部分。為了方便用戶(hù)編程，Nios II IDE提供了設備驅動(dòng)程序，即硬件抽象層(HAL)系統庫。HAL應用程序接口(API)與ANSI C標準庫綜合在一起，可以使用類(lèi)似C語(yǔ)言的庫函數來(lái)訪(fǎng)問(wèn)硬件設備或文件，如printf()、fopen()等，而無(wú)須關(guān)心底層硬件的實(shí)現細節。