基于CY7CO9449的高速PCI數據采集卡設計

摘要：本文論述了基于CY7C09449的高速PCI數據采集卡的硬件和軟件設計，重點(diǎn)論述了FPGA芯片的邏輯編程、WindowsXP下的驅動(dòng)程序編程。FPGA的邏輯設計著(zhù)重討論了對CY7C09449局部總線(xiàn)的同步傳輸控制邏輯的設計，這種邏輯支持局部總線(xiàn)的突發(fā)傳輸，可獲得高達200Mb／s的局部總線(xiàn)數據傳輸速度。采集卡在WindowsXP下的驅動(dòng)程序設計重點(diǎn)討論了DMA數據傳輸方式的設計，DMA數據傳輸可以獲得更高的速度。設計達到了預期的技術(shù)指標要求，數據采集卡采集速度達80Mb／s。
關(guān)鍵詞：高速采集；同步傳輸控制；DMA

0 引言
數據采集向高精度和高速度兩個(gè)方向發(fā)展。高精度數據采集依賴(lài)于A(yíng)／D器件的精度，高速度數據采集不僅依賴(lài)于A(yíng)／D器件的速度還依賴(lài)于數據采集系統的設計。高速數據采集按是否可連續采集而可以分為兩類(lèi)。第一類(lèi)是在一段時(shí)間內的高速數據采集，采集數據的時(shí)間長(cháng)度取決于存放數據的RAM存儲器的空間大??；另外一種是可以連續地高速數據采集，采集的數據被存放在大容量的存儲器上，一般為硬盤(pán)，這種采集的速度相對較小。本文提出屬于第一類(lèi)的PCI接口高速數據采集方案，可以實(shí)現高達80Mb／s的數據采集速度。

1 硬件結構
高速數據采集卡的硬件結構見(jiàn)圖1。

采集系統使用AD9248 DAC芯片，可以同時(shí)對兩路模擬信號進(jìn)行模數轉換，每路輸入可以選擇差分輸入或單端輸入。它最大的采樣率可達65MS／s，采樣精度為14bit。數據傳輸使用了CY7C09449集成芯片，它實(shí)現局部總線(xiàn)和PCI總線(xiàn)之間的數據傳輸。一片FPGA將CY7C09449和AD-9248連接起來(lái)。FPGA的作用有兩個(gè)，其一是控制A／D芯片實(shí)現數據轉換，其二是和PCI接口芯片交互，實(shí)現數據傳輸。
硬件設計上，CY7C09449和PCI總線(xiàn)是無(wú)縫連接，CY7C09449的局部總線(xiàn)和FPGA相連，AD9248的數據線(xiàn)及控制線(xiàn)和FPGA相連。軟件設計包括FPGA器件的邏輯設計、高速數據采集卡在WindowsXP下的驅動(dòng)程序設計和應用軟件設計。本文主要介紹高速數據采集卡的軟件設計。

2 數據采集過(guò)程
CY7C09449是美國Cypress公司生產(chǎn)的一款PCI接口控制芯片，支持PCI2．O協(xié)議，可以作為PCI總線(xiàn)的主設備也可以作為PCI總線(xiàn)的從設備。CY7C09449的局部總線(xiàn)可以和多種常用的微處理器直接相連。它內部包含的128kbit的雙端口SRAM共享存儲區可以從PCI總線(xiàn)訪(fǎng)問(wèn)也可以從局部總線(xiàn)訪(fǎng)問(wèn)，這是它最主要的資源。它內部包含的一些配置寄存器可以從PCI總線(xiàn)訪(fǎng)問(wèn)也可以從局部總線(xiàn)訪(fǎng)問(wèn)。在PCI總線(xiàn)上，CY7C09449可以處于從設備的地位，接收主機對它的配置寄存器或共享存儲區的訪(fǎng)問(wèn)。在PCI總線(xiàn)上，CY7C09449也可以處于主設備地位，主動(dòng)發(fā)起數據傳輸，將數據傳出或存入共享存儲區。它能夠產(chǎn)生任何32位PCI總線(xiàn)地址，可以發(fā)起PCI總線(xiàn)的突發(fā)傳輸。在局部總線(xiàn)上，CY7C09449處于從屬的地位，微處理器控制著(zhù)對它訪(fǎng)問(wèn)的主動(dòng)權。CY7C09449的局部總線(xiàn)本質(zhì)上是同步傳輸接口，可以支持突發(fā)傳輸。TMS320VC33處理器通過(guò)配置CY7C09449內部寄存器使其與SCY7C09449的局部總線(xiàn)相連接，并兼容TMS320VC33的異步訪(fǎng)問(wèn)方式。
數據采集的過(guò)程由主機發(fā)起。主機的應用程序向驅動(dòng)程序請求數據采集，驅動(dòng)程序通過(guò)寫(xiě)入CY7C09449的主機控制狀態(tài)寄存器0bit使引腳RSOUTD的狀態(tài)由低電平到高電平轉換，FPGA根據此信號來(lái)啟動(dòng)一次數據采集。FPGA從A／D讀取數據，然后寫(xiě)入CY7C09449的SRAM中。SRAM的大小為4k的雙字，FPGA把它分為2個(gè)2k雙字的塊，循環(huán)交替使用。FPGA每寫(xiě)完一個(gè)塊就通過(guò)CY7C09449的引腳IRQ IN向主機請求一次中斷。主機的驅動(dòng)程序在中斷服務(wù)程序中通過(guò)寫(xiě)入CY7C09449的DMA局部基地址寄存器、DMA主機物理基地址寄存器、DMA長(cháng)度寄存器來(lái)配置數據傳輸的源地址、目的地址、數據長(cháng)度，然后再寫(xiě)入CY7C09449的DMA控制寄存器來(lái)啟動(dòng)DMA傳輸。這樣直到本次所有的數據采集完畢，FPGA停止數據的讀取處于等待狀態(tài)。主機的中斷服務(wù)程序在收到最后一塊數據后向應用程序發(fā)送一個(gè)消息，告知本次數據采集完成。應用程序這時(shí)就可以處理采集到的數據或將數據存在硬盤(pán)中。

3 FPGA的邏輯設計
FPGA器件要實(shí)現的功能是從A／D器件讀取數據，然后通過(guò)局部總線(xiàn)將數據傳送給CY7C09449內部的雙端口SRAM。對FPGA的邏輯編程是在Quatus6．0下進(jìn)行的。頂層邏輯設計使用原理圖設計方法，把FPGA的邏輯分為3個(gè)模塊，每個(gè)模塊內部邏輯使用文本設計方法，使用VHDL語(yǔ)言編程。FPGA內的邏輯模塊如圖2所示。