基于CPLD的多路數據采集系統的設計

3 電路的VHDL描述
數據采集控制電路、數據處理電路均是使用硬件描述語(yǔ)言VHDL(Very High Speed Integrated Circuit Hatdware Description Langu-age)設計而成。例如：數據采集控制模塊設計如下：

VHDL語(yǔ)言具有多層次的電路設計描述功能，既可描述系統級電路，也可以描述門(mén)級電路；描述方式既可以采用行為描述、寄存器傳輸描述或者結構描述，也可以采用三者的混合描述方式。VHDL語(yǔ)言的強大描述能力還體現在它具有豐富的數據類(lèi)型，采用VHDL語(yǔ)言描述硬件電路時(shí)，設計人員并不需要首先考慮選擇進(jìn)行設計的器件。這樣做的好處是可以使設計人員集中精力進(jìn)行電路設計的優(yōu)化，而不需要考慮其他的問(wèn)題。當硬件電路的設計描述完成以后，VHDL語(yǔ)言允許采用多種不同的器件結構來(lái)實(shí)現。

4 系統的波形仿真
在數據處理電路中，當gate=‘1’，整個(gè)器件處于數據采集及處理模式，選擇不同的工作方式，即fun值，可實(shí)現不同的數據處理，當do為O時(shí)，其波形仿真如圖5所示。從仿真波形中可以看出輸入數據等于輸出數據，在通過(guò)輸出運放，使輸出值增大2倍，從而使輸出數據為輸入數據的2倍。

在數據處理電路中，當gate=‘0’，整個(gè)器件處于循環(huán)檢測的模式，當輸入數據超出預設值時(shí)就進(jìn)行報警，即alm=‘1’，當無(wú)輸入值大于預設值時(shí)，就進(jìn)行循環(huán)檢測。其波形仿真如圖6所示。

5 結語(yǔ)
設計了基于CPLD的多路異步數據采集系統，系統中使用狀態(tài)機控制數據的采集，使用ADC0832進(jìn)行數／模轉換。同時(shí)利用CPLD強大的數字處理功能和高密集成的特點(diǎn)，降低了硬件的成本，簡(jiǎn)化了電路設計，并配合軟件增加了系統的靈活性和可擴充性，具有很好的經(jīng)濟效益和社會(huì )效益。