基于PowerPC的小目標檢測系統設計

　　小目標檢測系統總體結構如圖2所示。

圖2　小目標檢測系統總體結構圖

　　3. 1　專(zhuān)用硬件子系統設計

　　專(zhuān)用硬件子系統主要由6個(gè)模塊組成:能量累加模塊、累加值統計模塊、存儲器接口模塊、PPC接口模塊, F IFO模塊、計數模塊。如圖3所示。

圖3　專(zhuān)用硬件子系統結構框圖

　　·能量累加模塊:完成能量累加;·存儲器接口模塊:完成與外部存儲器的接口工作,控制外部存儲器讀出與存儲中間累加結果;·累加值統計模塊:對能量累加后的中間累加值進(jìn)行統計,計算灰度累加和以及灰度平方和,然后根據PowerPC微處理器傳輸的門(mén)限,對圖像進(jìn)行門(mén)限分割,對于超過(guò)門(mén)限的像素點(diǎn),把該點(diǎn)的位置信息寫(xiě)到ZBT SRAM的相應地址空間;·PPC接口模塊:完成FPGA 與PowerPC微處理器之間的接口工作。在系統運行之初,把PowerPC微處理器系統發(fā)出的控制命令信號以及PowerPC微處理器系統計算好的分割門(mén)限值寫(xiě)到專(zhuān)用硬件子系統相應的寄存器里,在圖像分割好后,給PowerPC微處理器發(fā)中斷,然后PowerPC會(huì )以中斷響應的方式把ZBT SRAM中的候選點(diǎn)位置信息讀到PowerPC微處理器系統的DDR SDRAM中;·FIFO模塊:能量累加模塊輸出的灰度累加結果經(jīng)過(guò)一個(gè)行FIFO 后寫(xiě)到ZBT SRAM里,更新第N - 1幀累加數據為第N幀累加數據;·計數模塊:接收外部的幀同步信號( Fsyn) 、數據時(shí)鐘(Dclk)信號,對其進(jìn)行計數,從而產(chǎn)生控制所有其它模塊的控制信號。