基于CS5451A多路同步數據采集系統設計

摘要：針對目前低電壓等級的繼電保護以及測控裝置對數據采集的高精度、低成本的要求，提出一種多路同步數據采集系統的設計方案。該方案采用MPC8313為主控制器，CS5451A為模數轉換器，通過(guò)對CS5451A Master模式串口輸出時(shí)序以及FIFO讀寫(xiě)時(shí)序的研究，在CPU和CS5451A之間設計了一個(gè)串并轉換模塊實(shí)現采樣數據的接收，數據接收后存入FIFO緩沖區，這樣解決了利用處理器SPI接口直接接收數據CPU占用率高的矛盾。
關(guān)鍵詞：FPGA；異步FIFO；模數轉換器；CS5451A

繼電保護或者測控裝置都需要同步采集多路的電壓或者電流信號，現在一般的實(shí)現方式都是用多路逐次逼近型ADC(譬如AD7656或者ADS8-556)實(shí)現多路同步數據的采集，這種方案采樣速度高、控制簡(jiǎn)單，但是每一通道都需要基于運算放大器的抗混疊濾波器，所以實(shí)現起來(lái)成本高、占用PCB面積大。本文提出一種使用CS5451A模數轉換芯片實(shí)現多路同步數據采集的實(shí)現方案，這種實(shí)現方式電路簡(jiǎn)單、成本低。在本方案中，處理器選用的是飛思卡爾MPC8313處理器，主頻333 MHz。CS5451A如果用CPU直接控制，由于CS5451A芯片輸出數據速率低，處理器與ADC速度嚴重失配會(huì )大大占用CPU的開(kāi)銷(xiāo)，本文提出一種利用XILINX可編程邏輯芯片FPGA實(shí)現異步FIFO和串并轉換模塊來(lái)實(shí)現采樣數據的接收的方法，串并轉換模塊只需要接收一幀數據，存到異步FIFO后，向CPU發(fā)出一個(gè)中斷信號，在中斷服務(wù)子程序中CPU讀走FIFO中的數據，這樣可以大幅度提高CPU的利用率，系統結構簡(jiǎn)單，易于實(shí)現。

1 CS5451A概述以及電路的設計
CS5451A是Cirrus Logie公司設計的一款高度集成的模數轉換芯片。在一個(gè)硅片上集成了6個(gè)△-∑A／D轉換器，6個(gè)數字濾波器和一個(gè)與微控制器或DSP相聯(lián)接的串行接口。CS5451A包括3個(gè)電壓測量通道、3個(gè)電流測量通道，它們的主要區別是3個(gè)電流測量通道的運算放大器的增益是可以更改的，可以設置成1倍或者20倍，而電壓通道的增益固定為1倍。由于△-∑A／D轉換器采用過(guò)采樣技術(shù)以及數字濾波器，所以簡(jiǎn)化了ADC前級的抗混疊濾波器的設計。在本設計中抗混疊濾波器只設計了1階低通濾波器。CS5451A結構框圖如圖1所示。

在本設計中CS5451A的配置如下：
1)ADC電流通道增益設置為1倍增益，這樣，6個(gè)通道增益都為1，電流通道和電壓配置一樣，每一通道不再有區別，容易做成通用的模擬輸入設計。
2)最大輸入范圍為+20 V，互感器輸出的電壓信號通過(guò)電阻分壓網(wǎng)絡(luò )產(chǎn)生一個(gè)最大為±800 mV的電壓信號，通過(guò)一介低通濾波器進(jìn)入ADC芯片，CS5451A電路設計如圖2所示。
3)使用內部1．2 V參考電源。
4)時(shí)鐘輸入為4．096 MHz。
5)數據輸出速率4．0 k還是2．0 k由CPU控制。