基于TMS320VC5509A 的圖像采集處理系統

　　3 系統軟件設計

　　本系統中， 軟件主要分為3 個(gè)部分： DSP 的圖像采集部分（ 在CCS 軟件開(kāi)發(fā)環(huán)境下用C 語(yǔ)言編制、調試實(shí)現） ;圖像處理部分以及CPLD 的邏輯控制部分（ 在Quart us 環(huán)境下用VHDL 實(shí)現） 。圖像處理部分的算法函數（ 圖像銳化、邊緣檢測等） 可在主程序中可以直接調用（ 其中包括使用中值濾波對圖像進(jìn)行預處理， 圖像二值化用于邊緣檢測， 以及拉普拉斯算法用于圖像銳化） 。CPLD 主要完成視頻解碼器與緩存的接口邏輯， 緩存與DSP 的接口邏輯和FLASH 的地址譯碼等功能。DSP 主程序流程圖如圖4 所示。

圖4 系統軟件流程

　　DSP 的主程序流程為： 系統在上電復位后， 需要完成系統的自舉， 自舉方式采取并行外部16 位異步內存引導方式， 因此需要將GPIO0、GPIO1、GPIO2 下拉， GPIO3 上拉[ 9??10] ; 當5509A 的bootloader 開(kāi)始執行的時(shí)候， 程序會(huì )完成相應的初始化， 即將數據堆棧寄存器的地址配置為000090h, 系統堆棧寄存器的地址配置為000080h, 將ST 1_55寄存器的IN TM 域配置為1, 不使能中斷， 地址為000060h 和000061h 這兩個(gè)字用來(lái)暫時(shí)保存入口地址，ST 1_55 的SXMD 位被清0, ST1_55 的54CM 位被置1; 初始化完成后則開(kāi)始執行bootloader 程序， bootloader 程序的自舉代碼存放在位于CE3 空間的FF_8000h 地址處， 然后讀取位于CE1 空間地址為200000h 的boot table, 即自舉表[8] ; 自舉完畢以后， 接著(zhù)對時(shí)鐘、EMIF 進(jìn)行初始化，然后初始化T VP5150 以及AL422B, 通過(guò)讀狀態(tài)寄存器判斷有無(wú)場(chǎng)同步信號V SYNC, 通過(guò)向控制寄存器2 寫(xiě)數復位FIFO 的寫(xiě)指針， 結束復位狀態(tài)， 想控制寄存器1 的ST ART 位寫(xiě)1, 開(kāi)始采集圖像； 當FIFO 滿(mǎn)一場(chǎng)圖像時(shí)， 觸發(fā)外部中斷INT 4, DSP 轉去執行中斷服務(wù)程序， 中斷服務(wù)程序首先將ST ART 位清零， 然后將FIFO 的讀指針復位， 結束復位狀態(tài)， 開(kāi)始接收來(lái)自FIFO 的數據， DSP 將數據存入SDRAM, 供DSP 的后續處理。

　　4 結束語(yǔ)

　　考慮到應用場(chǎng)合需要低價(jià)位， 低功耗的處理芯片， 選用5509A 作為本系統的核心芯片； 結合現有的圖像處理算法， 設計出了一套低功耗， 低成本的嵌入式圖像采集與處理系統。

　摘要： 傳統圖像采集處理系統多以計算機為平臺， 其圖像處理速度不高， 且體積龐大、功耗大。為克服這些缺點(diǎn)， 介紹了一種成本低、結構簡(jiǎn)單、體積小、功耗低的圖像采集處理系統。以TI 公司的T MS320VC5509A 為核心器件， 采用大容量FIFO 完成視頻數據存儲， 利用CPLD 完成邏輯控制功能。軟件采用C 語(yǔ)言對5509A 進(jìn)行編程， 完成整個(gè)采集過(guò)程的系統調度工作及圖像處理算法， 增強了易讀性和可移植性， 提高了圖像處理的速度。

　　0 引 言

　　隨著(zhù)現代電子技術(shù)的發(fā)展， 圖像采集和處理技術(shù)在工業(yè)、醫學(xué)、軍事等很多領(lǐng)域得到了廣泛的應用。DSP（ digital signal processor ） 芯片， 也稱(chēng)數字信號處理器， 有很高的集成度， 是一種特別適合于進(jìn)行數字信號處理運算的微處理器器件， 它以其獨特的哈佛結構和流水線(xiàn)技術(shù)以及快速實(shí)現各種數字信號處理算法的特點(diǎn)廣泛應用于圖像處理、語(yǔ)音合成等領(lǐng)域。T I 公司推出的高性能、超低功耗和低價(jià)位的定點(diǎn)數字信號處理器TMS320VC5509A, 具有體積小、處理速度快、使用靈活方便等特點(diǎn)?；贒SP 的圖像采集處理系統能較好地滿(mǎn)足處理數據量大、小型化便攜式、高速傳輸以及大容量存儲空間的需求。

　　1 TMS320VC5509A 簡(jiǎn)介

　　作為本系統的核心器件， 5509A 內核工作頻率可達到144 MHz（ 6. 94 ns） , 內核供電為1. 6 V。由3 部分組成：中央處理單元（ CPU） 、內部存儲器和片內外設。

　　CPU 內部總線(xiàn)由一條讀指令數據總線(xiàn)（ 32 位） , 1 條讀指令地址總線(xiàn)（ 24 位） , 3 條讀數據數據總線(xiàn)（ 16 位） , 3 條讀數據地址總線(xiàn)（ 24 位） , 2 條寫(xiě)數據數據總線(xiàn)（ 16 位） , 2 條寫(xiě)數據地址總線(xiàn)（ 24 位） 組成。CPU 提供2 個(gè)MAC 單元支持乘加運算， 每個(gè)MAC 可以完成一次17 位× 17 位的乘法和一次40 位的加法操作， 結果送入累加器。采用2 段分離的流水線(xiàn)： 第一段為指令流水線(xiàn)； 第二段為執行流水線(xiàn)。

　　5509A 內部有一個(gè)時(shí)鐘發(fā)生器， 為了減少功耗， 時(shí)鐘發(fā)生器和其他很多模塊一樣具有空閑（ IDEL） 模式。5509A 支持2類(lèi)外部存儲器接口， 即異步接口和同步接口。

　　2 系統硬件結構及原理

　　硬件系統總體結構框圖如圖1 所示。本系統主要包括兩個(gè)子系統： 圖像采集系統與圖像處理系統。圖像采集系統包括CCD 攝像頭、視頻采集芯片、緩存以及用于邏輯控制與地址譯碼的CPLD; 圖像處理系統則包括DSP、外擴的FLASH 和SDRAM。主要工作流程為： 由CCD 攝像頭攝取視頻圖像， 輸出標準PAL 制視頻信號； 視頻解碼器將模擬視頻信號轉換為標準的數字視頻信號并送入緩存， 緩存暫存視頻數據； 待圖像采集完畢后， DSP 通過(guò)外部存儲器接口從緩存中讀取圖像數據并存入幀存儲器， 以供后續處理。邏輯控制模塊完成各部分之間的接口邏輯匹配和控制邏輯。電源模塊為系統各部分提供電源。

圖1 硬件電路總體結構