基于Microblaze軟核FSL總線(xiàn)的門(mén)光子計數器設計與實(shí)

3．4 計數IP核和FSL總線(xiàn)的在EDK中的連接實(shí)現
為了能使用FSL總線(xiàn)，首先應該在XPS圖形界面中對Microblaze進(jìn)行配置，在Buses中將Number of FSL Links設置為1。再在IP Catalog中將FSL總線(xiàn)加入到工程中兩次。
在計數IP核編寫(xiě)后并綜合通過(guò)后，將該IP核導入到XPS工程中。
在XPS中，分別對Microblaze和計數IP核的MFSL和SFSL進(jìn)行連接，將Microblaze的MFSL端連接到計數IP核的SFSL端，反之將計數IP核的MFSL端連接到Microblaze的SFSL端。并在system．mhs中進(jìn)行如下配置：


由于從計數IP到Microblaze方向數據量較大，所以對FSL總線(xiàn)的深度進(jìn)行了配置，如上述代碼中，PARAMETERC_FSL_DEPTH=128，被配置為128級深度。

4 結論
在系統的設計中，光子計數IP核與Mieroblaze軟核之間通過(guò)FSL總線(xiàn)進(jìn)行通訊，并且對FSL總線(xiàn)上的FIFO緩沖進(jìn)行了深度擴充，大大增強了光計數數據的傳輸可靠性。由于系統將門(mén)光子計數的三種模式，以IP核的方式實(shí)現，相對于市場(chǎng)上商用的計數器來(lái)說(shuō)，實(shí)現方式靈活，易于配置和擴展，這種方式為門(mén)光子其他可能潛在的計數需求留下了擴展的基礎，并具有較低的設計和生產(chǎn)成本。