基于新型雷達數字電路的便攜式自動(dòng)測試系統設計

基于對ICT測試、功能測試局限性的深入探討，以及對邊界掃描測試技術(shù)的研究與實(shí)踐，本文提出了“MERGE(組合)”邊界掃描測試模型的建立方法，并基于此方法，構建了數字電路便攜式自動(dòng)測試系統，實(shí)現了對新型雷達數字電路的高速、準確的測試。系統具有硬件設備小巧、便攜，性能穩定、可靠，故障隔離率高等優(yōu)點(diǎn)，適合于戰地級實(shí)時(shí)維修保障，是大型在線(xiàn)測試、功能測試平臺的有效補充，較好的解決了測試設備受制于人及戰時(shí)應急搶修等問(wèn)題。

　　雷達，作為一種重要的軍事武器裝備，在軍事上將其形象的比喻成作戰指揮員的“眼睛”，在維護國家安全及領(lǐng)土完整中發(fā)揮著(zhù)舉足輕重的作用。但隨著(zhù)數字電路設計及制造技術(shù)的發(fā)展，特別是CAD設計軟件的進(jìn)步及完善，單一的測試方法如ICT(In-Circuit Test)測試、功能測試等已無(wú)法滿(mǎn)足新型雷達數字電路測試及故障診斷的要求，邊界掃描測試將成為今后雷達裝備數字電路故障診斷發(fā)展的主流技術(shù)。

　　自動(dòng)測試系統實(shí)現

　　“MERGE(組合)”測試模型的建立

　　IEEE 1149.1標準明確的規范了邊界掃描構建原理及相應的測試方法。在故障診斷過(guò)程中，可利用VLSI芯片自帶的邊界掃描結構及相關(guān)測試指令，有效的實(shí)現對VLSI芯片引腳固定型、開(kāi)路、橋接等故障類(lèi)型的檢測。但待測試的數字電路模塊通常包括邊界掃描器件和非邊界掃描器件，本文提出的MERGE測試模型可通過(guò)已有的邊界掃描結構實(shí)現對非邊界掃描芯片的測試，能夠拓展邊界掃描的測試范圍，提高TPS的故障覆蓋率。

　　基于邊界掃描測試技術(shù)的基本原理，構建測試系統過(guò)程中創(chuàng )造性的提出了“MERGE”結構測試模型，基本思想如圖 1所示。其中，B部分為待測數字電路BUT(Board Under Test)，A部分為獨立于BUT外的邊界掃描擴展卡，該擴展卡可看作是一塊符合IEEE 1149.1邊界掃描設計規范的數字電路。首先，集中將一個(gè)完整的數字電路BUT分為如下幾個(gè)部分：非邊界掃描芯片簇(U1)，邊界掃描芯片簇(U2)，混合芯片簇(U3)。在這里“簇”的概念即將多個(gè)器件統稱(chēng)為一個(gè)“簇”，簇的范圍可以根據具體電路規模來(lái)進(jìn)行劃分，可以小到單獨的一個(gè)IC或UUT(Unit Under Test)，也可大到一個(gè)完整的BUT 。

　　(1) MERGE非邊界掃描芯片簇(U1)：非邊界掃描芯片是整個(gè)BUT網(wǎng)絡(luò )中一個(gè)有序的子集，是具有特定功能的電路。在MERGE理念中，通過(guò)對非邊界掃描芯片簇建立單獨的功能模型，將其作為邊界掃描芯片間的一個(gè)中間級信號傳輸模型，MERGE到邊界掃描鏈路，結合EXTEST邊界掃描指令，通過(guò)Capture IR→Shift IR→Update IR→Capture DR→shift DR→Update DR等相應操作，達到通過(guò)邊界掃描鏈路實(shí)現對非邊界掃描簇測試的目的?！?2) MERGE混合芯片簇(U3)：混合芯片簇指既含有非邊界掃描芯片，又含有邊界掃描芯片的混合電路(還可以含有一些中間級的模擬電路)。MERGE的思路與(1)類(lèi)似，模型的驗證可通過(guò)將一組確定的測試矢量集APPLY至MI(Model Input)，經(jīng)過(guò)確定的時(shí)間延遲，通過(guò)在MO(Model Output)將采集到的響應信號與寄存器中存貯的期望值相比較的方法實(shí)現測試。

　　(3) MERGE BSEC(邊界掃描擴展卡)，通過(guò)BSEC實(shí)現對BUT邊緣電路中非邊界掃描芯片簇或不含邊界掃描芯片的BUT進(jìn)行邊界掃描測試。測試時(shí)，將待測BUT作為非邊界掃描簇或混合邊界掃描簇，而將BSEC當作邊界掃描芯片簇，通過(guò)MERGE方法，將BUT、接口電路、邊界掃描擴展卡電路虛擬成為一個(gè)含邊界掃描芯片的BUT，具體實(shí)現與(1)、(2)類(lèi)似。

　　測試系統硬件設計

　　為了減輕系統整機的重量，便于運輸及攜帶，本測試系統前端設備采用筆記本計算機作為主體來(lái)完成系統功能的實(shí)現和人機界面的交互[3]，同時(shí)內配GPIB-USB模塊、JTAG-Control-PCI-USB控制器，分別控制可編程電源(Agilent 6600)及BS Interface Pod模塊。整個(gè)硬件設計的核心為BSEC、JTAG-Control-PCI-USB控制器及BS Interface Pod模塊。其系統硬件框圖如圖2所示。