基于新型雷達數字電路的便攜式自動(dòng)測試系統設計

邊界掃描擴展卡

　　MERGE邊界掃描擴展卡采用符合IEEE 1149.1邊界掃描標準的可測試性設計方案，應用5片XILINX公司的XC95144芯片構建完整的從TDI至TDO的邊界掃描鏈路，其中掃描鏈路的上游電路及下游電路采用74ACQ244對信號進(jìn)行緩沖及整形，以增強上游電路的扇出能力，同時(shí)整板的邊緣連接器采用了牢固可靠、抗腐蝕的歐式Eurocard結構形式的連接器，保證測試信號穩定、可靠。原理圖如圖 3所示。

　　JTAG-Control-PCI-USB控制器

　　JTAG-Control-PCI-USB控制器是測試系統筆記本記算機與被測試單元(BUT)進(jìn)行信號控制的主要部件，實(shí)現工控機并行控制指令和數據向符合邊界掃描測試協(xié)議的串行指令和數據的轉換。電路采用DSP+CPLD的電路設計模式，DSP芯片采用TI公司的TMS320LF2407A，運行速度可高達40MIPS、具有至少544字的在片雙訪(fǎng)問(wèn)存儲器DARAM、2K大小的在片單訪(fǎng)問(wèn)存儲器SARAM，32K的片內程序存儲器FLASH;CPLD選用ALTERA公司的MAX7000S系列的EPM71285，其集成度為600~5000可用門(mén)、有32~256個(gè)宏單元和36~155個(gè)用戶(hù)自定義I/O引腳、其3.3V的I/O電平與DSP芯片端口電平兼容、并可通過(guò)符合工業(yè)標準的I/O引腳JTAG接口實(shí)現在線(xiàn)編程及調試。JTAG-Control-PCI-USB控制器是PCI/IEEE 1149.1標準的主控單元，當與BS Interface Pod結合使用時(shí)，控制IEEE 1149.1標準自適應測試總線(xiàn)及與之相適應的離散信號。同時(shí)，該控制器還可控制施加到測試總線(xiàn)上負責JTAG-Control-PCI-USB控制器與BS Interface Pod進(jìn)行通訊的低電壓差分信號(基于TIA /EIA-644及IEEE 1596.3標準)。BS Interface Pod模塊

　　BS Interface Pod模塊，作為測試輸入/輸出信號傳輸的中間級模塊，主要實(shí)現JTAG-Control-PCI-USB控制器與BUT之間測試通道的擴展和信號的同步與緩存。FPGA(Altera公司，EP20K160EBC365-1)是本電路設計的核心，其功能是將前級JTAG-Control-PCI-USB控制器發(fā)出的不同的控制信號轉換成UUT測試終端能夠識別的TAP控制信號，保證TDI、TCK、TMS、TRST準確施加到UUT的測試端，同時(shí)將采集到的TDO信號返回給測試前端控制模塊。74LVC125(Buffer)則用來(lái)完成信號暫存，輸出級的74LVC125還可增強信號的扇出能力。整個(gè)BS Interface Pod模塊采用抗EMI(電磁干擾)屏蔽封裝，前面板預留4個(gè)20Pin的JTAG控制端口，另外設計了一個(gè)電源指示燈，用于上電確認。

　　測試系統軟件設計

　　系統軟件在Windows XP環(huán)境下采用Visual C++6.0及National Instruments公司的LabWindows 6.0集成開(kāi)發(fā)環(huán)境完成。Visual C++ 6.0能夠提供豐富的Windows程序開(kāi)發(fā)功能，靈活性強、編程效率高;LabWindows 6.0提供了多種接口協(xié)議、豐富的控件及儀器驅動(dòng)程序，其支持虛擬儀器技術(shù)的特性是其它開(kāi)發(fā)環(huán)境無(wú)法比擬的，同時(shí)它提供了豐富的軟件包接口，為軟件開(kāi)發(fā)提供了極大的方便。

　　軟件設計采取了軟件模塊化及自頂向下的設計原則，首先根據MERGE原則劃分電路模塊，將測試程序分割成不同的測試模塊，其次采用宏的方式構建標準的測試模塊并優(yōu)化模塊接口，然后將其它待測模塊與該模塊接口進(jìn)行有效鏈接，再分別進(jìn)行編譯及調試，最后一起進(jìn)行合并構建完整的測試體。在開(kāi)發(fā)過(guò)程中，將該軟件分為若干模塊不但減少了軟件的工作量，而且對于函數的公共部分進(jìn)行了類(lèi)的封裝，提高了模塊的復用性，同時(shí)提高了軟件本身的可測試性。

　　測試優(yōu)化

　　為減少ATE在故障診斷中誤判的概率，系統采用加權偽隨機向量關(guān)系生成、插入間隔刷新測試矢量?jì)?yōu)化測試矢量和測試過(guò)程。

　　(1) 加權偽隨機測試矢量生成：加權偽隨機測試矢量生成能夠利用較短的測試碼長(cháng)度(即較短的測試時(shí)間)達到較高的測試故障覆蓋率。為了縮短測試碼并改進(jìn)故障覆蓋率，這種測試矢量生成方式可以調節在輸入端產(chǎn)生0或1的概率，有效檢測到難檢測的故障。在偽隨機測試碼中，每個(gè)輸入端產(chǎn)生0或1的概率為50%。

　　(2) 插入式間隔刷新：由于數據線(xiàn)具有一定的電平保持特性，因此對于一組數據總線(xiàn)I/O而言，在BS-Cell處于讀狀態(tài)時(shí)(如處于Update狀態(tài))，Cell單元的Output Enable Control Cell處于有效狀態(tài)，測試矢量通過(guò)BS-Cell施加至I/O數據總線(xiàn)，如果下一個(gè)時(shí)鐘節拍，BS-Cell處于寫(xiě)狀態(tài)(如處于Capture狀態(tài))，由于數據線(xiàn)的電平保持特性，則有可能在此時(shí)間，BS-Cell所Capture回讀的數據為上一個(gè)時(shí)鐘節拍的Update數據，造成測試不穩定。解決的辦法是在每一次讀狀態(tài)結束后，系統根據讀狀態(tài)的間隔時(shí)間，隨機產(chǎn)生一組與上一組測試矢量不同的數據，命名為*data，對I/O總線(xiàn)進(jìn)行間隔刷新。

　　實(shí)驗結果及分析

　　現以某新型雷達點(diǎn)跡處理數字電路為例進(jìn)行系統功能驗證。整個(gè)電路采用DSP+FPGA的設計架構，其主要芯片包括：5片DSP(ADSP21060)、2片FPGA(Atlera Flex EPF10K系列)、8片雙口RAM(QFP封裝)，其他E2PROM、HC244(SOP封裝)、HC245(SOP封裝)等。電路設計復雜，芯片多，PCB布局布線(xiàn)密度大，采用ICT、功能測試TPS開(kāi)發(fā)難度大。

　　利用本邊界掃描自動(dòng)測試系統，結合MERGE方法，對上述電路板進(jìn)行TPS開(kāi)發(fā)實(shí)驗及故障診斷，測試結果如圖4所示。

　　插入模擬故障(U8-6 stuck to 0)，重新仿真：掃描鏈測試→PASS→B-Scan器件簇測試→PASS→NB-Scan器件簇測試→Failed (Report: Pin(s): U3-25，R26-2，U8-6，R26-1 possible stuck at low，the BS nodes is U31-21(R/W))。

　　上述仿真結果表明，融合MERGE方法所構建的基于邊界掃描的板級自動(dòng)測試系統，自動(dòng)化程度高，故障隔離準確有效。