利用24位Δ-Σ ADC實(shí)現小信號的高精度測量

一個(gè)量程10千克的秤若能分辨出1克的重量變化，那么這個(gè)秤的主要組件通常是增量累加模數轉換器(Δ-Σ ADC)。設計師需要溫度測量的精確度達到0.01度時(shí)，Δ-Σ ADC也通常是首選方案。Δ-Σ ADC還能夠取代那些前面加一個(gè)增益級的傳統型逐次逼近寄存器ADC。由于這些數據轉換器非常適用于量度真實(shí)世界的微小變化，所以溫度傳感器、天平、流量計等精密儀器以及很多其它類(lèi)型的傳感器都非常適合采用Δ-Σ ADC。

Δ-Σ ADC表面上看起來(lái)也許很復雜，但實(shí)際上它是由一系列簡(jiǎn)單的部件所構成的精確數據轉換器。Δ-Σ ADC由兩個(gè)主要構件組成：執行模數轉換的Δ-Σ調制器和數字低通濾波器/抽取電路(decimating circuitry)。Δ-Σ調制器的基本構件(集成運算放大器、求和節點(diǎn)、比較器/1位ADC和1位DAC)如圖1所示。調制器的電荷平衡電路強制比較器的數字輸出位流來(lái)代表平均模擬輸入信號。在把比較器輸出回送至調制器的1位DAC的同時(shí)，還利用一個(gè)低通數字濾波器對其進(jìn)行處理。這個(gè)濾波器實(shí)際上是計算0和1的數量，并去掉大量噪聲，從而實(shí)現高達24位的數據轉換器。

要實(shí)現更多位數的分辨率，其主要障礙是噪聲。對于那些試圖從熱電偶、傳感器或其他低電平信號源來(lái)辨別微伏級變化的設計師來(lái)說(shuō)，噪聲將會(huì )是一個(gè)主要的問(wèn)題。背景噪聲(noise floor)由所有的外部噪聲和調制器周?chē)脑肼曉串a(chǎn)生的噪聲總和組成，而且背景噪聲越高，檢測你試圖測試的模擬輸入信號的真實(shí)變化就越難。

圖1：Δ-Σ ADC由執行模數轉換的Δ-Σ調制器及其后的數字濾波器和抽取器組成。

過(guò)采樣、噪聲修整、數字濾波和抽取是Δ-Σ轉換器用來(lái)降低噪聲并產(chǎn)生高分辨率輸出數據的四種重要方法。假定以頻率fS對一個(gè)數據轉換器的輸入信號采樣，根據奈奎斯特定理，fS必須至少是輸入頻率的2倍(fIN＝fS/2)。過(guò)采樣是以高于輸入信號頻率兩倍的頻率對輸入信號采樣。一個(gè)較大的過(guò)采樣比(k)將產(chǎn)生一個(gè)更有效的數字位流描述。組成位流的1或0越多，輸入信號的數字近似就越好。圖2顯示了以采樣率k×fS/2進(jìn)行的過(guò)采樣怎樣讓調制器將相同量的噪聲擴展到更寬的頻率范圍上，這極大地縮小了在所關(guān)注頻帶中的背景噪聲。過(guò)采樣率每增加2倍，理想的信噪比(SNR)就提高3dB。較大的SNR意味著(zhù)Δ-Σ轉換器可以更好地分辨模擬輸入中更小的變化。

通過(guò)用調制器控制環(huán)路中的積分器進(jìn)行噪聲修整，Δ-Σ轉換器可以準確地測量模擬輸入。積分器的噪聲修整過(guò)程是將更多噪聲強制推移到更高頻率上，如圖3所示。然后，數字低通濾波器去除噪聲的高頻部分，這樣極大地改善了SNR。數字濾波器還可以用來(lái)極大地降低在50Hz、60Hz或其它不想要的頻率上的噪聲。

數字位流中總是會(huì )有一些輸入信號帶來(lái)的噪聲。但是通過(guò)平均和濾波，Δ-Σ ADC極大地縮小了背景噪聲。過(guò)采樣率和內部Δ-Σ調制器的“階數”決定噪聲高低，階數這個(gè)術(shù)語(yǔ)指的是積分器的數量。例如，一個(gè)3階調制器含有3個(gè)積分器級。

盡管增加積分器級數和增大過(guò)采樣率可以進(jìn)一步降低噪聲，但是穩定性是3階或更高階Δ-Σ轉換器需要關(guān)注的大問(wèn)題。一旦Δ-Σ調制器出現不穩定，那么除非重新開(kāi)關(guān)電源，否則它們通常不會(huì )再次變至穩定狀態(tài)。凌特公司的所有Δ-Σ轉換器都采用3階調制器，而且每次轉換都對調制器和濾波器復位。即使調制器進(jìn)入不穩定狀態(tài)(這很可能發(fā)生在基準電壓很低，輸入信號又很大的情況下)，其Δ-Σ ADC也可以在不需要開(kāi)關(guān)電源的情況下自己恢復到穩定狀態(tài)。

圖2：過(guò)采樣降低了所關(guān)注頻帶中的背景噪聲。

調制器環(huán)路穩定且噪聲由積分器修整后，接下來(lái)對所產(chǎn)生的數字信號進(jìn)行濾波和抽取。抽取就是舍棄一些采樣，主要是去掉由過(guò)采樣帶來(lái)的冗余信號信息。如果過(guò)采樣率為256，那么ADC求取256個(gè)采樣的平均值，而抽取器則每256個(gè)采樣產(chǎn)生1個(gè)數字輸出。濾波和抽取后產(chǎn)生的數字信號再從ADC輸出，一般采取串行格式。

Δ-Σ ADC的數字輸出與基準源一樣好，有噪聲的基準源是任何數據轉換器的主要誤差來(lái)源。Δ-Σ調制器的1位DAC由正基準電壓和負基準電壓偏置。正(或高)基準電壓一般是輸入信號電平的上限，而負(或低)基準電壓一般是下限。有些Δ-Σ ADC的正和負基準電壓都連接到外部，某些則將低的基準連接到公共電壓上，例如地，其它ADC可以選擇使用內部帶隙基準(bandgap reference)或外部基準。凌特公司的Δ-Σ轉換器允許設計師改變基準和輸入共模電壓，變化范圍在地到電源電壓之間。

在選擇Δ-Σ轉換器時(shí)，轉換時(shí)鐘和數據延遲是兩個(gè)需要考慮的重要因素。時(shí)鐘控制數據處理的內部時(shí)序，并決定轉換時(shí)間。轉換時(shí)鐘可以從內部提供，或者采用外部晶振或硅振蕩器。不過(guò)，因為數字濾波器不抑制振蕩器頻率，因此采用內部振蕩器具有優(yōu)勢。

圖3：積分器將噪聲強制推移到更高的頻率上。

由于數據延遲，當前輸出結果落后于輸入一個(gè)采樣周期。凌特公司所有無(wú)延遲Δ-Σ轉換器都在一個(gè)周期內穩定，簡(jiǎn)化了多路復用應用。

Δ-Σ ADC雖然本質(zhì)上很簡(jiǎn)單，但是配置這種ADC卻常常是一個(gè)復雜的過(guò)程，如要寫(xiě)很多指令、平衡輸入級的復雜性和選擇外部振蕩器。凌特公司的Δ-Σ轉換器沒(méi)有校準序列、配置寄存器、濾波器穩定時(shí)間和外部振蕩器，降低了設計的復雜性。每個(gè)轉換周期中都執行透明的偏移和滿(mǎn)標度自動(dòng)校準，以確保高準確度，而高準確度則保證能夠分辨出1克或0.01度的差別。