基于USB的高清彩色CCD圖像采集系統

摘要：提出一種基于USB的彩色CCD高清圖像采集系統設計方案。圖像數據的來(lái)源采用的是SONY公司的ICX205AK芯片，結合USB2．0接口，復雜可編程邏輯器件CPLD設計了一個(gè)高速的彩色CCD圖像采集系統。文中詳細闡述了系統內不同模塊的硬件電路設計思路和軟件運行流程。整個(gè)系統由電源系統、CCD傳感器、A／D模數轉換器、CPLD控制器、USB2．0高速接口、上位機控制程序等各個(gè)部分組成。本系統的硬件電路可以協(xié)調正常工作完成分辨率為140萬(wàn)的高清圖像采集，最高采集幀率達7．5 frame／s。
關(guān)鍵詞：CCD；圖像采集；ICX205AK；USB2．0；CPLD

隨著(zhù)時(shí)代的進(jìn)步，科技的發(fā)展，數字圖像的采集與處理在科技研究，工農業(yè)生產(chǎn)、醫療衛生、航空航天，軍事對抗等領(lǐng)域得到了越來(lái)越廣泛的應用。所以，對圖像采集系統的研究具有重要的現實(shí)意義和應用價(jià)值。筆者提出了一種基于USB的彩色CCD高清圖像采集系統。CCD中文名稱(chēng)為電荷耦合器件，它是20世紀70年代迅速發(fā)展起來(lái)的一種新型半導體探測器件，可把自然圖像轉換為電信號，具有動(dòng)態(tài)范圍大、電荷轉移效率高、低噪聲輸出、分辨率高、工作頻率高等優(yōu)點(diǎn)。USB即Universal Serial Bus，是通用串行總線(xiàn)的簡(jiǎn)稱(chēng)，這是由七家主要的計算機與電子科技大廠(chǎng)于1994年所研發(fā)和制定的一種串行總線(xiàn)協(xié)議。本采集系統具有以下特點(diǎn)：數據傳輸采用USB2．0高速傳輸接口；整個(gè)系統由USB接口供電，無(wú)需外加額外的電源；系統可實(shí)現140萬(wàn)的高清圖像采集；圖像采集的速度最高達7．5 frame／s。

1 系統硬件設計
1．1 系統硬件架構
本系統的硬件架構如圖1所示。整個(gè)系統由電源系統、光學(xué)系統、圖像傳感器，A／D轉換器、CPLD控制器、USB2．0高速接口、上位機PC以及控制程序等各個(gè)部分組成。電源模塊負責給整個(gè)系統供電，電源模塊的輸入是USB總線(xiàn)提供的5 V電源，進(jìn)行DC—DC轉換產(chǎn)生兩路CCD驅動(dòng)所需要的電源：15 V、-8 V。其他模塊的供電采用統一的3．3 V。圖像傳感器采用的是SONY公司的CCD ICX205AK，它是一款1／2英寸、145萬(wàn)有效像素的CCD傳感器，每秒能夠輸出145萬(wàn)有效像素的圖像7．5幀。A／D轉換器負責將CCD輸出的模擬信號轉變成為數字信號，采用的是ADI公司的AD9824，它是一款完善的CCD信號處理器。CPLD控制器產(chǎn)生CCD和AD工作所需要的時(shí)序，同時(shí)須實(shí)時(shí)接收USB總線(xiàn)發(fā)送過(guò)來(lái)的控制信息，并根據接收到的參數實(shí)現圖像的曝光時(shí)間和白平衡等調整。USB2．0高速接口是整個(gè)系統數據通信的“交通要道”，對系統中高速圖像信號采集，上位機與硬件電路之間通信等方面起著(zhù)至關(guān)重要的作用。本系統采用Cypress公司的USB2．0控制器CY7C68013A，CY7C68013A芯片內部包含USB2．0收發(fā)器、串行接口引擎(SIE)、增強型8051內核、16KB RAM、4KB FIFO存儲器、I／O接口、數據總線(xiàn)、地址總線(xiàn)和通用可編程接口，硬件資源非常豐富。根據系統的要求，并考慮到系統的成本，本系統采用Altera公司的MAX 3000A系列產(chǎn)品中封裝為T(mén)QFP 100的EPM3128 ATCl00-10N芯片作為系統的控制中心。該芯片有2500個(gè)系統門(mén)，128個(gè)宏單元，最大支持80個(gè)用戶(hù)I／O，且功耗低。

1．2 CCD驅動(dòng)電路設計
圖2為CCD驅動(dòng)電路。由于ICX205AK垂直移位寄存器不能直接使用TTL電平驅動(dòng)，所以需要引入CCD驅動(dòng)電路部分，對CPLD生成的各種轉移脈沖信號進(jìn)行功率放大，以滿(mǎn)足CCD對驅動(dòng)波形電壓及電流以及時(shí)序的要求。驅動(dòng)信號的好壞會(huì )對CCD的電荷轉移效率產(chǎn)生較大的影響，從而影響成像的質(zhì)量。本設計采用的是與ICX205AK相配套的垂直時(shí)鐘驅動(dòng)芯片CXD1267AN，將原本為T(mén)TL電平的V1，V2A，V2B，V3和SUB信號轉變?yōu)楹线m的電平。其中V1，V3要求為-8V／0 V兩個(gè)等級，V2A，V2B要求為-8 V／0 V／+15 V3個(gè)等級，SUB為-8 V／+15 V兩個(gè)等級。引入XSG1，XSG2兩個(gè)時(shí)序信號，用于控制CXD1267AN生成垂直移位時(shí)鐘信號V2A＼V2B，實(shí)現感光陣列中的電荷信號轉移到移位寄存器。H1，H2水平寄存器轉移時(shí)鐘，用于控制水平移位寄存器的電荷信號的順序移出，其頻率直接決定CCD信號輸出的頻率。