四通道高速數據采集系統設計

2 高速PCB設計
2．1 電源地設計
電源地設計是高速PCB設計中最關(guān)鍵的技術(shù)。本系統存在著(zhù)多種工作電壓，在設計時(shí)需將模擬和數字電路獨立供電，且數字電源與模擬電源之間加鐵氧體磁珠隔離，構成無(wú)源濾波電路。并且同一電壓的不同電源品種采用星形連接進(jìn)行隔離。另外，在電源輸入端放置一個(gè)100μF鉭電解電容，用來(lái)消除低頻噪聲，而在電路板每個(gè)集成電路的電源和地之間放置一個(gè)0．1μF的高頻貼片電容用于濾除高頻噪聲。由于電路中電壓品種較多，需要對電源層進(jìn)行合理分割，使不同的分割塊與不同的電路單元相對應。
在高速電路中，需要設計大面積的接地層，因為接地層不僅為高頻電流提供了一個(gè)低阻的返回回路，而且由于接地層的屏蔽效應，減少了外界的電磁干擾對電路的影響。不同品種模擬地和數字地之間也通過(guò)鐵氧體磁珠進(jìn)行隔離，為星形連接，最終通過(guò)一點(diǎn)連接在一起。值得注意的一點(diǎn)是，要使得信號通過(guò)盡可能短地回路從而減小電磁輻射。
2．2 阻抗匹配
終端匹配和阻抗控制是最簡(jiǎn)單且有效的高速PCB設計技術(shù)。合理的使用終端匹配可以有效降低信號反射和振蕩。本電路設計中采取驅動(dòng)端串行電阻，接收端使用差分電阻端接，并且對信號傳輸線(xiàn)進(jìn)行阻抗控制。使高速信號傳輸路徑的阻抗盡量保持連續，從而減小信號畸變和反射。
2．3 抗干擾設計
串擾問(wèn)題是高速電路設計中需要重點(diǎn)考慮的問(wèn)題。簡(jiǎn)單的減小串擾的方法可以通過(guò)增大信號走線(xiàn)的線(xiàn)間距來(lái)達到。另外，有一些特殊要求的信號線(xiàn)，如高速時(shí)鐘線(xiàn)，需要進(jìn)行屏蔽設計，具體做法就是在其兩邊并行走兩條地線(xiàn)，這兩條地線(xiàn)需良好接地，時(shí)鐘芯片下面不要布線(xiàn)，否則將可能產(chǎn)生高頻干擾，從而使時(shí)鐘芯片輸出產(chǎn)生抖動(dòng)。高速ADC的輸出數據線(xiàn)之間要求盡量等長(cháng)，高速SRAM的數據總線(xiàn)采用等長(cháng)設計，從而抑制PCB印制導線(xiàn)的串擾和輻射。

3 結論
本文詳細介紹了四通道高速數據采集系統的設計方案，以FPGA為核心，通過(guò)Verilog語(yǔ)言對ADC進(jìn)行模式控制，采用FPGA內部RAM與片外SRAM相結合的方式進(jìn)行數據緩存，給出了實(shí)驗結果，并且闡述了本電路高速PCB設計要點(diǎn)。本系統已成功應用于某SAR中，并完成檢飛實(shí)驗。