一種短波軟件無(wú)線(xiàn)電臺數字中頻單元的設計與實(shí)現
加入技術(shù)交流群
3 系統測試
3．1 測試方法
3．1．1 DDC測試方法
信號源輸出頻率為501 kHz．幅度為100μV，12．3μV的正弦波到本系統的中頻信號輸入端，本系統的音頻信號輸出端接至綜測儀進(jìn)行測試。測試結果如圖6所示。本文引用地址：http://dyxdggzs.com/article/193237.htm
3．1．2 DUC測試方法
信號源輸出頻率為1 kHz，幅度為100μV的正弦波到本系統的音頻信號輸入端，本系統的中頻信號輸出端接至頻譜儀進(jìn)行測試。測試結果如圖7所示。
上述實(shí)現方案用于實(shí)際電臺中，通過(guò)大量的室內測試和室外遠距離測試，通話(huà)效果良好，實(shí)測性能指標達到國內領(lǐng)先水平。并且由于采用了純數字的中頻處理技術(shù)，使電臺的成本控制、可靠性、可維護性、整機的體積和功耗，以及功能的可擴充性都得到極大的改善。
3．2 測試結果分析
圖6(a)在100μV信號輸入幅度下，音頻在600 Ω，輸出2．45 V的情況下音頻失真度1％；圖6(b)在滿(mǎn)足SINAD=12 dB的時(shí)候，中頻信號輸入幅度為12．3 μV即可，完全滿(mǎn)足接收系統要求(系統要求中頻信號輸入幅度為50μV要滿(mǎn)足SINAD=12 dB)。
由圖7(a)可見(jiàn)，在近端(10 kHz)滿(mǎn)足信噪比大于等于50 dB。近端無(wú)雜散；由圖7(b)可見(jiàn)，在遠端(200 kHz)雜散抑制大于等于70 dB。
5 結語(yǔ)
本文設計了一種短波民用電臺的中頻數字處理單元及基于FPGA的實(shí)現方法，同時(shí)也對音頻信號的處理流程做出分析研究。由于FPGA在設計和修改上的靈活性，使其比ASIC更加適合實(shí)現數字上下變頻及多模式調制解調功能。本文方案測試結果性能良好，已在實(shí)際軟件無(wú)線(xiàn)電電臺中得到應用，具有推廣應用價(jià)值。
評論