寬帶阻抗測量?jì)x的設計――信號發(fā)生電路設計(一)

1.1方案選擇

阻抗測量通常是向被測對象注入微小的正弦電流信號，同時(shí)通過(guò)測量電壓信號，以獲取相關(guān)的電阻抗信息。系統不僅要求正弦波信號波形失真小、幅值穩定，而且必須具有頻率、幅值、相位可調節的功能。因此正弦波信號發(fā)生器的設計是阻抗測量系統的重要環(huán)節。

正弦波信號發(fā)生器主要有模擬式和數字式兩種類(lèi)型。

模擬方法實(shí)現正弦波發(fā)生器優(yōu)點(diǎn)在于電路結構簡(jiǎn)單、相對成本較低，輸出信號失真較小。但也存在明顯的不足，即電路的頻率、幅值調節困難。

早期的數字式信號發(fā)生器是采用向EPROM中寫(xiě)入固定的數字化正弦波信號值，以一定頻率讀取正弦波表的內存地址，將得到的數字信號進(jìn)行數模轉換，再進(jìn)一步通過(guò)低通濾波器將輸出的模擬階梯波去除高頻諧波，從而得到平滑正弦波電壓信號。此方法產(chǎn)生的信號穩定可靠，頻率、幅值改變靈活，相移補償方便易行，但相對模擬方法電路復雜，造價(jià)較高。

直接數字頻率合成技術(shù)[21]，即DDS(Direct Digital Frequency Synthesizer)，是近年來(lái)迅速發(fā)展起來(lái)的第三代頻率合成技術(shù)。

DDS技術(shù)具有頻率轉換時(shí)間短、頻率穩定度高、相位噪聲低、相位分辨率高等突出優(yōu)點(diǎn)。而且具有體積小，功耗低的特點(diǎn)，因此采用DDS技術(shù)對信號源電路進(jìn)行設計是一種較為合適的方法。

1.1.1 DDS技術(shù)的優(yōu)點(diǎn)

1.輸出頻率相對帶寬較寬輸出頻率帶寬為50%f s(理論值)。但考慮到低通濾波器的特性和設計難度以及對輸出信號雜散的抑制，實(shí)際的輸出頻率帶寬仍能達到40%f s。

2.頻率轉換時(shí)間短DDS是一個(gè)開(kāi)環(huán)系統，無(wú)任何反饋環(huán)節，這種結構使得DDS的頻率轉換時(shí)間極短。事實(shí)上，在DDS的頻率控制字改變之后，需經(jīng)過(guò)一個(gè)時(shí)鐘周期之后按照新的相位增量累加，才能實(shí)現頻率的轉換。因此，頻率轉換的時(shí)間等于頻率控制字的傳輸時(shí)間。時(shí)鐘頻率越高，轉換時(shí)間越短。DDS的頻率轉換時(shí)間可達納秒級，比使用其它的頻率合成方法都要短數個(gè)數量級。

3.頻率分辨率極高若時(shí)鐘f s的頻率不變，DDS的頻率分辨率就由相位累加器的位數N決定。只要增加相位累加器的位數N即可獲得任意小的頻率分辨率。目前，大多數DDS的分辨率在1Hz數量級，許多小于1MHz甚至更小。

4.相位變化連續改變DDS輸出頻率，實(shí)際上改變的每一個(gè)時(shí)鐘周期的相位增量，相位函數的曲線(xiàn)是連續的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續性。

5.輸出波形的靈活性只要在DDS內部加上相應控制如調頻控制FM、調相控制PM和調幅控制AM，即可以方便靈活地實(shí)現調頻、調相和調幅功能，產(chǎn)生FSK、PSK、ASK和MSK等信號。另外，只要在DDS的波形存儲器存放不同波形數據，就可以實(shí)現各種波形輸出。當DDS的波形存儲器分別存放正弦和余弦函數表時(shí)，既可得到正交的兩路輸出。

6.其他優(yōu)點(diǎn)由于DDS中幾乎所有部件都屬于數字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當靈活，因此性?xún)r(jià)比極高。

1.1.2 DDS技術(shù)原理及實(shí)現方法

直接數字頻率合成(Direct Digital Frequency Synthesis即DDFS。一般簡(jiǎn)稱(chēng)DDS)是一種新的頻率合成技術(shù)。同傳統的直接頻率合成(DS)、鎖相環(huán)間接頻率合成(PLL)方法相比，它具有很多優(yōu)點(diǎn)：頻率切換時(shí)間短、頻率分辨率高、相應變化連續、容易實(shí)現對輸出信號的多種調制等。

直接數字頻率合成是基于奈奎斯特抽樣定理和數字波形合成原理而發(fā)展起來(lái)的一種數字化的頻率合成技術(shù)。

DDS的基本原理是利用采樣定理，通過(guò)查表法產(chǎn)生波形。

DDS的結構有很多種，其基本的電路原理如圖3-1所示。

相位累加器由N位加法器與N位累加寄存器級聯(lián)構成。每來(lái)一個(gè)時(shí)鐘脈沖f s，加法器將頻率控制字k與累加寄存器輸出的累加相位數據相加，把相加后的

結果送至累加寄存器的數據輸入端。累加寄存器將加法器在上一個(gè)時(shí)鐘脈沖作用后所產(chǎn)生的新相位數據反饋到加法器的輸入端，以使加法器在下一個(gè)時(shí)鐘脈沖的作用下繼續與頻率控制字相加。這樣，相位累加器在時(shí)鐘作用下，不斷對頻率控制字進(jìn)行線(xiàn)性相位累加。

由此可以看出，相位累加器在每一個(gè)時(shí)鐘脈沖輸入時(shí)，把頻率控制字累加一次，相位累加器輸出的數據就是合成信號的相位，相位累加器的溢出頻率就是DDS輸出的信號頻率。用相位累加器輸出的數據作為波形存儲器(ROM)

的相位取樣地址，這樣就可把存儲在波形存儲器內的波形抽樣值(二進(jìn)制編碼)經(jīng)查找表查出，完成相位到幅值轉換。

波形存儲器的輸出送到D/A轉換器，D/A轉換器將數字量形式的波形幅值轉換成所要求合成頻率的模擬量形式信號。

低通濾波器用于濾除不需要的取樣分量[22]，以便輸出頻譜純凈的正弦波信號。

DDS在相對帶寬、頻率轉換時(shí)間、高分辨力、相位連續性、正交輸出以及集成化等一系列性能指標方面遠遠超過(guò)了傳統頻率合成技術(shù)所能達到的水平，為系統提供了優(yōu)于模擬信號源的性能。

DDS的實(shí)現方法有以下幾種方案：1.采用高性能DDS單片電路的設計方案;2.采用低頻正弦波DDS單片電路的設計方案;3.自行設計的基于FPGA芯片的設計方案;在對DDS性能要求不苛刻、控制要求靈活的應用場(chǎng)合，優(yōu)先選用基于FPGA設計的DDS電路;在需要的頻率點(diǎn)很多，特定頻率時(shí)諧波失真要求較小的場(chǎng)合，優(yōu)先選用低頻正弦波DDS單片電路;而在對輸出信號性能要求高的場(chǎng)合，則優(yōu)先采用采用高性能DDS單片電路，這樣可以減小設計和調試難度。

而基于本系統的寬頻帶、分辨率高的設計要求，采用高性能DDS單片電路的設計方案。

1.1.3 DDS芯片的選擇

目前，市場(chǎng)上性能優(yōu)良的DDS產(chǎn)品己不斷推出，Qualcomm公司的Q2220，Q2234，Q2368等產(chǎn)品。

Q2334在30MHz的時(shí)鐘上可以高達0.007Hz的頻率分辨率提供10MHz以上的信號，而幅度量化噪聲低于信號幅值72dB，但由于價(jià)格昂貴，因此主要用于擴頻通信、電子戰等尖端領(lǐng)域;Sciteq公司相繼推出了系列化的DDS產(chǎn)品，其中ADS-431，時(shí)鐘頻率1.6GHz，可正交輸出，分辨率1Hz雜散-45dBc，捷變時(shí)間30ns;美國Stanford公司也相繼推出了系列化的DDS產(chǎn)品，如STEL-2171，GaAs電路，時(shí)鐘頻率1GHz，分辨率0.3Hz，雜散-55dBc，捷變時(shí)間25ns，這兩種都需要直接輸入比較高的系統時(shí)鐘頻率，而且采用GaAs電路，價(jià)格昂貴。