基于FPGA的脈沖壓縮仿真與實(shí)現
加入技術(shù)交流群
對該匹配濾波器波形仿真，輸入數據為MATLAB仿真的12位數據，由于該濾波器做的是50x50點(diǎn)的卷積．所以輸出數據為50+50-1=99個(gè)，仿真波形如圖6所示。
4 結論
通過(guò)仿真分析脈沖壓縮過(guò)程和調試驗驗證整個(gè)設計．可看出利用基于分布式算法能夠大大減少數字脈沖壓縮的運算量，提高脈沖壓縮效率。由于匹配濾波器的系數是以中心，點(diǎn)對稱(chēng)的，所以可采用線(xiàn)性相位FIR濾波器在FPGA中的實(shí)現算法，這樣同等性能的濾波器設計可減小一半的硬件規l模。同時(shí)，還可通過(guò)分時(shí)復用嵌入式乘法器來(lái)實(shí)現卷積，這樣就會(huì )節省更多的邏輯單元，并且有能力實(shí)現更多功能。
評論