基于FPGA的高階QAM調制器的實(shí)現

　　用相位累加器輸出的數據作為波形存儲器(ROM)的相位取樣地址，這樣就可以把存儲在波形存儲器內的波形抽樣值經(jīng)查找表查出，完成相位到幅值轉換。ROM設計的關(guān)鍵問(wèn)題是進(jìn)行初始化，就是將正弦波的二進(jìn)制幅度碼按一定的格式輸入到存儲器初始化(.mif)文件，此文件可以C語(yǔ)言或者M(jìn)atlab語(yǔ)言程序生成。

　　DDS系統輸出信號的頻率為f0=fclk×M／2N，頻率分辨率為△f=fclk／2N，當M=2N-1時(shí)，DDS最高的基波合成頻率為f0max=fclk／2。對于本系統，時(shí)鐘頻率fclk=155.520 MHz，N取12。仿真結果如圖4所示。

　　由于兩個(gè)正交本振的形成是通過(guò)Madab運算得到的查找表，所以由DDS得到的載頻不存在幅度差異，理論上其正交性也完全可以得到保證，但由于存儲精度的影響，存在量化誤差。

　　4 系統設計與仿真

　　根據以上各模塊單元的設計，構成64QAM調制器的頂層文件如圖5所示。運用QuartusⅡ及Matlab軟件實(shí)現64QAM調制器仿真，仿真結果如圖6所示。

　　5 結 語(yǔ)

　　本文介紹了用FPGA實(shí)現全數字高階QAM調制器的思想和方法，采用原理圖和Verilog語(yǔ)言，用可編程芯片StratixⅡ系列中的EP2S30F484C3實(shí)現了整個(gè)設計，結果表明符合設計要求。為進(jìn)一步的研究和設計全數字高階QAM系統打下了良好的基礎。