基于FPGA和DSP的衛星導航接收機測試平臺
加入技術(shù)交流群
2.1 捕獲
為了讓跟蹤環(huán)路正常跟蹤信號，必須先通過(guò)調整本地載波和偽碼使得他們與接收到的載波和偽碼粗略對準，這就是捕獲。粗略對準的原則是捕獲后的本地載波和信號載波頻差在載波跟蹤環(huán)的跟蹤范圍內，本地碼和信號碼的相差在碼跟蹤環(huán)的跟蹤范圍內。因此捕獲就是一個(gè)在時(shí)域和頻域的二維搜索過(guò)程。
信號的捕獲采用最簡(jiǎn)單的單積分滑動(dòng)相關(guān)的方法，原理如圖 3所示。為了提高捕獲速度和精度，頻率的搜索采用大步進(jìn)和小步進(jìn)結合的方法。即先用大步進(jìn)粗略捕獲，然后在捕獲到的頻點(diǎn)上進(jìn)行小步進(jìn)精確調整。 本文引用地址：http://dyxdggzs.com/article/191960.htm
2.2 跟蹤
圖 2中的跟蹤通道、DSP接口、DSP內的鑒頻器、鑒相器和濾波器組成了完整的跟蹤環(huán)路。 整個(gè)跟蹤環(huán)路的原理框圖如圖4所示。圖中的乘法器和積分器實(shí)際上是組成了一個(gè)相關(guān)器。載波NCO 和碼 NCO分別產(chǎn)生本地載波和本地偽碼時(shí)鐘。碼發(fā)生器產(chǎn)生本地超前路（ Eearly），當前路（ Prompt）和滯后路（Late）偽碼。FPGA在每次相關(guān)累加結束后向 DSP發(fā)出中斷請求，送出超前、滯后和當前路各自的相關(guān)累加值。DSP響應中斷，用超前和滯后路的相關(guān)值進(jìn)行偽碼相位的鑒別，當前路相關(guān)值用于載波的鑒頻和鑒相。提取出的偽碼、載波誤差信號經(jīng)過(guò)適當的濾波器后轉換成相應的頻率控制字，反饋到 FPGA調整載波 NCO和碼 NCO，完成碼跟蹤和載波跟蹤環(huán)路的閉環(huán)，從而對接收信號進(jìn)行跟蹤。
圖 5為用設計的程序捕獲跟蹤 GPS的 PRN01衛星得到的 I/Q兩路相關(guān)峰值。
3 結論
雖然該平臺采用了雙 FPGA加雙 DSP的四核設計，但是四個(gè)主處理器之間可以互相通信，因此當驗證高性能接收機而需要大量的硬件資源時(shí)，可以將兩片 FPGA合而為一作為一片 FPGA使用。如將圖 2中的捕獲模塊和其他模塊放在不同的 FPGA內實(shí)現。而當驗證兼容接收機或者雙頻點(diǎn)接收機時(shí)，又可以將平臺一分為二，當成兩個(gè)基于 FPGA＋DSP的硬件平臺，而且兩個(gè)平臺之間還可以通過(guò)數據交互建立聯(lián)系。
評論