用FPGA技術(shù)實(shí)現模擬雷達信號

3控制芯片VHDL語(yǔ)言描述

由芯片的結構可以看出，6個(gè)分頻器電路除了它們的分頻系數不同外，VHDL（甚高速集成電路描述語(yǔ)言）的結構是類(lèi)似的，稍加改變便可設計成各自獨立的元件單元。脈寬整形電路可設計成標準的基本單元，以元件形成供4個(gè)脈寬整形電路和消抖動(dòng)電路調用。SA-2指令組形成電路、編碼器和選擇器分別設計成獨立的元件單元。將上述各單元按它們的信號關(guān)系連接起來(lái)，便構成了芯片構造體描述。該設計直接采用VHDL的RTL（寄存器傳輸描述）方式，來(lái)簡(jiǎn)化設計步驟和縮短設計時(shí)間。其VHDL硬件描述語(yǔ)言主程序流程圖如圖3所示。

結束語(yǔ)

我們采用VHDL硬件描述語(yǔ)言，通過(guò)MAX+PLUS Ⅱ開(kāi)發(fā)平臺，經(jīng)編譯、仿真無(wú)誤后，寫(xiě)入Altera公司EPM7064S器件中，經(jīng)調試，其性能完全達到設計要求。