基于FPGA的簡(jiǎn)易頻譜分析儀

4．3 FPGA及外圍接口模塊
選用CycloneⅢ系列EP3C40F484型FPGA，該器件內部有39 600個(gè)LE資源，有1 134 000 bit的存儲器，同時(shí)還有126個(gè)乘法器和4個(gè)PLL鎖相環(huán)。由于該器件內部有大量資源，因而可滿(mǎn)足其內部實(shí)現數字混頻、數字濾波、以及FFT運算。FP -GA正常工作時(shí)，主要需要的外部接口有：時(shí)鐘電路、JTAG下載電路、配置器件及下載電路。圖5為FPGA的外圍接口電路。

5 系統軟件設計
系統軟件設計包括單片機和FPGA兩部分，單片機作為整個(gè)系統的核心控制單元，主要負責系統的初始化、鍵盤(pán)輸入控制以及LCD顯示等功能；而FPGA的高速并行計算性能使其很適合進(jìn)行實(shí)時(shí)性要求較高的信號處理運算。系統軟件流程如圖6所示。

系統上電后，單片機分別初始化系統各個(gè)模塊，寫(xiě)入默認的CIC、FIR濾波器參數和寫(xiě)入默認的數字混頻器頻率值。初始化完成后，系統開(kāi)始以默認的中心頻率和分辨率分析頻譜，進(jìn)入等待鍵盤(pán)輸入狀態(tài)。當用戶(hù)通過(guò)鍵盤(pán)重新輸人中心頻率和分辨率等參數后，單片機重新刷新LCD，同時(shí)可通過(guò)鍵盤(pán)操作LCD上的畫(huà)面，移動(dòng)光標，利用軟件計算對應光標處的頻率值并在LCD上顯示，而且還可以對整個(gè)圖像進(jìn)行放縮以方便觀(guān)察頻譜。

6 測量結果分析
先通過(guò)Matlab軟件進(jìn)行仿真，分別用程序測試頻率為20 Hz的正弦波方波，系統仿真結果如圖7所示。從圖7a看出20 Hz正弦波頻譜是一條譜線(xiàn)，其周?chē)挥泻苌傩孤╊l率分量，符合理想情況。圖7b是20 Hz方波的分析結果，其基波，第三、第五、第七次諧波的幅度滿(mǎn)足1、1／3、1／5、1／7、1，9的理論結果。

7 結束語(yǔ)
該系統能夠方便地在LCD上顯示信號的頻譜結構圖。操作簡(jiǎn)單，便于學(xué)生進(jìn)行操作，有助于實(shí)驗教學(xué)課上學(xué)生更直觀(guān)認識信號頻譜結構，從而促進(jìn)實(shí)驗課教學(xué)。