基于C++TCL PLI聯(lián)合仿真下的芯片驗證方法研究

0 引 言
當今社會(huì )，芯片技術(shù)與人們的生活密切相關(guān)，在各種電子產(chǎn)品中都有芯片的身影，而且，它們往往是電子產(chǎn)品關(guān)鍵的核心技術(shù)。制造芯片的流程非常復雜而且資源投入巨大，保證芯片的設計質(zhì)量非常重要。驗證工作是芯片制造過(guò)程中及其關(guān)鍵的一個(gè)環(huán)節，無(wú)缺陷的芯片不是設計出來(lái)的，而是驗證出來(lái)的，驗證過(guò)程是否準確與完備，在一定程度上決定了一個(gè)芯片的命運。
目前在百萬(wàn)門(mén)級以上的ASIC，IP，SoC設計時(shí)代，驗證約消耗整個(gè)設計工作的70％，需要專(zhuān)職的驗證團隊，而且驗證團隊人數通常是設計團隊的1．5～2倍。隨著(zhù)設計規模的擴大，芯片驗證的重要性達到了一個(gè)新的高度，但對驗證方法也提出了更多的要求，怎樣搭建高效穩定的驗證模型成為目前研究的熱點(diǎn)。本文重點(diǎn)介紹如何搭建一種分層次的驗證模型，以及如何使用這套驗證模型進(jìn)行仿真。

1 驗證架構
驗證架構通常稱(chēng)為testbench，如圖1所示，可以把驗證架構分為激勵源、發(fā)送器、接收器、參考模型和記分牌五個(gè)部分。激勵源屬于腳本層，發(fā)送器和接收器屬于時(shí)序層，參考模型和記分牌屬于軟件層。

激勵源 仿真的數據在激勵源中生成，它是一個(gè)TCL腳本語(yǔ)言解釋器，激勵代碼采用TCL解釋性腳本語(yǔ)言編寫(xiě)，激勵生成之后會(huì )放到發(fā)送端共享緩存區中，這個(gè)過(guò)程在設計代碼開(kāi)始仿真之前。
發(fā)送器 當仿真開(kāi)始后發(fā)送器會(huì )根據設計條件把數據從發(fā)送端共享緩存區中取出來(lái)，傳遞到設計模塊和參考模型中，發(fā)送器由Verilog代碼編寫(xiě)實(shí)現，需要設計自己的PLI函數用來(lái)作為與發(fā)送端共享緩存區傳遞數據的接口。
接收器 接收器用來(lái)采集設計模塊處理后的數據，并把數據放到接收端共享緩存區中，用于記分牌讀取數據，接收器由Verilog代碼編寫(xiě)實(shí)現，需要設計自己的PLI函數用來(lái)作為和接收端共享緩存區傳遞數據的接口。
參考模型分析激勵源的數據并產(chǎn)生和設計模塊用來(lái)校驗結果，由于驗證人員和設計人員的理解思路不同，參考模型的功能和設計模塊的功能也不同，但隨著(zhù)驗證過(guò)程的推進(jìn)，兩者應該收斂于需求規格書(shū)，參考模型基于C++語(yǔ)言實(shí)現。記分牌記分牌從接收端共享緩存區取出數據和參考模型的分析結果并進(jìn)行比較，把每次比較的結果記錄下來(lái)，以便驗證人員定位問(wèn)題，記分牌基于C++語(yǔ)言實(shí)現。