基于可編程器件的任意進(jìn)制計數器的設計方法

3．3 仿真測試
對上述電路進(jìn)行波形仿真，得到圖4所示的仿真結果。從仿真結果可看出，該計數器實(shí)現60進(jìn)制加計數、清零和置數功能，進(jìn)位脈沖正常。并將其下載到FPGA器件進(jìn)行測試，各控制端功能正常，計數器運行良好，性能穩定，達到設計目標。

3．4 方案實(shí)現
采用上述方法分別設計出秒、分、時(shí)、日計數器及秒脈沖形成分頻器。該分頻器對系統時(shí)鐘11．059 2 MHz脈沖進(jìn)行分頻，從而形成秒脈沖。通過(guò)對這些計數器進(jìn)行組合，共同構成完整的實(shí)時(shí)鐘模塊。該模塊清零、校時(shí)等功能由上位機通過(guò)RS485總線(xiàn)對其控制實(shí)現。通過(guò)裝機運行，測得月誤差在27 s內，達到較高的計時(shí)精度。

4 結束語(yǔ)
由于MAX+plus II設計軟件的mega_lpm元件庫(可調參數元件)所提供的庫元件都經(jīng)Ahera公司的測試和優(yōu)化．可保證元件的邏輯穩定性，保證可編程器件的芯片利用率及效率達到最優(yōu)。因此使用LPM庫元件設計計數器電路時(shí)，可使設計人員擺脫硬件電路的束縛以及避免軟件編程、調試等煩瑣細節問(wèn)題，從而系統設計大大提高設計效率。