基于FPGA技術(shù)的數字相關(guān)器的設計與實(shí)現

　　3　用VHDL設計數字相關(guān)器

　　用VHDL設計數字相關(guān)器的邏輯框圖如圖2所示。

圖2 字相關(guān)器的邏輯框圖

　　本文用VHDL設計的數字相關(guān)器,僅需一個(gè)數據時(shí)鐘,避免了復雜的時(shí)序控制,它采用適時(shí)運算處理,所得相關(guān)峰的寬度是一個(gè)數據比特,比較容易捕獲,不會(huì )產(chǎn)生丟峰漏峰等不良現象,提高了相關(guān)器的可靠性?！　?

下面給出32－bit數字相關(guān)器的部分VHDL源程序。

4　FPGA實(shí)現32-bit數字相關(guān)器　　

本設計選用XC4044XLA FPGA芯片實(shí)現,開(kāi)發(fā)工具是XILINX公司的FoundationSeries3．1i。相關(guān)器僅占該芯片部分資源,該芯片其余資源為同步系統中其它部件所用?！　∠旅娼o出該相關(guān)器測試結果。給相關(guān)器設置32位相關(guān)碼：將0F7ADH、96E8H依次由低到高置入相關(guān)碼寄存器中,其接收數據中的獨特碼與相關(guān)碼相同,測試結果如圖3所示。

圖3測試結果

5　結束語(yǔ)　　

用VHDL設計在FPGA芯片中實(shí)現數字相關(guān)器,簡(jiǎn)化了相關(guān)器復雜的邏輯電路設計,降低了相關(guān)器的功耗,提高了相關(guān)器的可靠性。該相關(guān)器已成功地應用于某無(wú)線(xiàn)通信系統中,性能穩定可靠。