基于FPGA的線(xiàn)性卷積的實(shí)時(shí)實(shí)現

觀(guān)察圖8可知，經(jīng)過(guò)FFT變換和IFFT變換以后的累積相對誤差保持在±3％以?xún)?，主要原因?a class="contentlabel" href="http://dyxdggzs.com/news/listbylabel/label/FPGA">FPGA計算FFT和IFFT過(guò)程中由于精度的要求，進(jìn)行數據舍去，造成誤差的產(chǎn)生。這種誤差是由硬件客觀(guān)條件限制的，不可避免，但是±3％的誤差精度完全可以滿(mǎn)足實(shí)際應用。
本系統由于涉及到高速A／D、高速D／A，所以在PCB設計過(guò)程中必須考慮電磁兼容EMC(Electro Magnetic Compatibility)和抗電磁干擾EMI(Electro Magnetic Interference)性和信號的完整性?？傮w來(lái)說(shuō)，在進(jìn)行高速PCB設計過(guò)程中，不僅要考慮PCB的元器件布局和布線(xiàn)，同時(shí)設計中的接地、去耦和旁路同樣重要。例如在A(yíng)／D部分這種混合信號PCB設計中，由于混合了模擬信號與數字信號，只有盡可能減小電流環(huán)路的面積才能降低數字信號與模擬信號之間的相互干擾。一個(gè)可行的方法是將地平面分割，然后在A(yíng)／D轉換器下面將模擬地和數字地連接在一起。
在處理FFT和IFFT核的指數問(wèn)題時(shí)，正常做法是在FFT結束后直接做一次指數調整，在IFFT結束后再做一次指數調整。設經(jīng)過(guò)FFT核后的直接輸出結果為X’(k)、對應指數輸出為(-expl)，x(n)的真實(shí)結果為X(k)，則有

由式(12)可知，FFT和IFFT的兩次指數調整實(shí)際可以在IFFT合為一次，可以減少控制的復雜程度。兩次調整指數的示意圖如圖9所示。一次調整指數的示意圖如圖10所示。

6 結束語(yǔ)
本文基于A(yíng)ltera的FPGA EP2S60F1 020C8，搭建了結合A／D，D／A等功能的配套處理平臺，完成了對高速離散卷積的硬件實(shí)現，使該系統在100 MHz時(shí)工作正常，滿(mǎn)足了設計要求。同時(shí)，分析了影響處理速度的多個(gè)方面，提出了對應的改進(jìn)方法，為系統的升級提供了依據。隨著(zhù)電子技術(shù)的發(fā)展，更高性能的FPGA處理芯片的出現和各種商業(yè)IP核的技術(shù)升級，本文提出的高速卷積的硬件實(shí)現方法在速度和靈活性等方面均逐漸展現出優(yōu)越性。