不斷演進(jìn)的無(wú)源光網(wǎng)絡(luò )(PON)需要FPGA設計的靈活性支
加入技術(shù)交流群
設計復雜性使成本問(wèn)題更加嚴重。PON OLT和ONT拓撲結構是一個(gè)共享的媒體架構，這為系統OEM設計師提出了挑戰。由于PON標準中采用了TDM技術(shù)，因此OLT和各個(gè)ONT之間的交互非常復雜。TDM用來(lái)共享不同駐地間的容量。早期的PON標準使用靜態(tài)TDM，因此每個(gè)駐地接收相同的容量。
但是，最新的PON標準要求能夠根據駐地的需求變化，為不同的駐地動(dòng)態(tài)分配容量。這種動(dòng)態(tài)帶寬分配(DBA)功能需要利用ONT和OLT之間傳送的信令通知OLT每個(gè)ONT所需的容量。OLT也需要將分配的容量通知給每個(gè)ONT。該協(xié)議基于從ONT到OLT的請求消息。OLT確定最佳的容量分配，并用確認消息予以響應。
另外，與較簡(jiǎn)單的點(diǎn)對點(diǎn)以太網(wǎng)端口不同的是，由于存在動(dòng)態(tài)TDM要求，PON端口是一種更復雜的P2MP。因此OLT端口必須在多個(gè)ONT駐地之間進(jìn)行連續切換。每個(gè)ONT分配得到32或64個(gè)可用時(shí)隙中的一個(gè)與OLT進(jìn)行交互通信。OLT必須快速且連續地依次鎖定到每個(gè)ONT數據流上，用的是眾所周知的突發(fā)模式。為了支持這一極快的鎖定方案，需要一個(gè)高度專(zhuān)用的媒體訪(fǎng)問(wèn)控制器(MAC)、串行/解串器(SerDes)以及時(shí)鐘和數據恢復(CDR)功能。為了協(xié)調對每個(gè)ONT的訪(fǎng)問(wèn)，PON MAC尤其重要。本文引用地址：http://dyxdggzs.com/article/191611.htm
圖1：DSL和PON拓撲共存。
基于FPGA的設計
針對上述背景，系統級OEM廠(chǎng)商在實(shí)現低成本和高效的OLT設計方面可選擇性很少。一種方法是選用ASIC技術(shù)。但這種方法的投資成本極高。由于一些原因，ASSP也無(wú)法較好地實(shí)現。ASSP在支持PON演進(jìn)需求方面的靈活性有限，缺乏設計可擴展性，并且功耗隨著(zhù)時(shí)鐘速率的升高而升高。ASSP在提供可競爭的差異化產(chǎn)品方面的能力也很有限，還面臨著(zhù)器件停產(chǎn)的風(fēng)險。另外，擁有成本也越來(lái)越高，上市時(shí)間較長(cháng)。
然而，FPGA卻能為OLT的設計提供低成本高效率的開(kāi)發(fā)平臺。當設計無(wú)縫移植到結構化ASIC進(jìn)行大批量生產(chǎn)時(shí)成本還能進(jìn)一步降低。這種方法由于省去了大型且耗時(shí)的ASIC開(kāi)發(fā)，系統OEM廠(chǎng)商可以省去較大的成本，并縮短上市時(shí)間。
像Stratix這類(lèi)FPGA器件，能夠為實(shí)現和集成主要的OLT線(xiàn)路卡功能(見(jiàn)圖2)提供所需的高性能邏輯。而且，FPGA也是用于實(shí)現CO OLT或者ONT用戶(hù)駐地端EPON和GPON MAC的可選技術(shù)。另外，可以在一片FPGA中集成PHY和MAC，從而在一個(gè)芯片上實(shí)現虛擬線(xiàn)路卡。FPGA中先進(jìn)的高效率內核矩陣基于的是被稱(chēng)為自適應邏輯模塊(ALM)的創(chuàng )新邏輯單元。
圖2：OLT線(xiàn)路卡采用的分布式與集中式架構的比較
評論