基于FPGA的軟件無(wú)線(xiàn)電調制器設計與實(shí)現
加入技術(shù)交流群
該設計由按鍵輸入、二進(jìn)制基帶信號產(chǎn)生、數字調制和顯示等模塊組成，其功能是由按鍵輸入設定值，同時(shí)在LED上進(jìn)行顯示，并根據設定值對二進(jìn)制基帶信號進(jìn)行相應的數字調制，產(chǎn)生調制信號輸出?，F將各模塊的具體設計和功能描述如下：
按鍵輸入模塊 輸入采用按鍵和撥碼開(kāi)關(guān)實(shí)現，通過(guò)復用的方式用于選擇調制方式，輸入信號頻率和幅度。在FPGA內部設計了一個(gè)按鍵接口模塊，用于處理和存儲輸入的設定值，輸出到LED顯示，并輸出相應的控制信號和調制模塊所需的載波頻率和幅度控制字等。
二進(jìn)制基帶信號產(chǎn)生模塊 該設計中的基帶信號由一個(gè)基于DDS的矩形脈沖發(fā)生器和偽隨機序列M序列發(fā)生器產(chǎn)生。碼元速率可通過(guò)按鍵模塊輸入頻率字到矩形脈沖發(fā)生器控制輸出脈沖頻率，從而控制M序列輸出頻率來(lái)實(shí)現。當然，作為調制器，二進(jìn)制數字基帶信號是由外部輸入的。本模塊是為了驗證系統功能和需要滿(mǎn)足系統產(chǎn)生單純的數字調制信號時(shí)而設計的，具體見(jiàn)系統原理圖中juxing_signal和m_array_exa-mple模塊。
數字調制模塊 數字調制模塊是整個(gè)系統的核心部分，包括ASK，FSK，PSK和QAM等數字調制方式。本模塊以DDS為核心模型，采用Quart-usⅡ7．2和Matlab／DSP Builder7．2進(jìn)行硬件的軟件化設計，具體見(jiàn)系統原理圖中tiaozhi_example，QAM_tiaozhi_example和BUSMAX模塊。系統主要由時(shí)鐘和復位輸入端(CLOCK和SW[0])、調制方式選擇輸入端(SW[1]，SW[2]和SW[3])、基帶信號輸入端(jidai_signal，jidai_sign-all，jidai_signal2)和頻率幅度字輸入端(freql[31．．O]，freq2[31．．O]，freq4[31．．0]和amp[17．．O])組成。頻率和幅度字由按鍵輸入實(shí)際頻率和幅度值經(jīng)過(guò)按鍵接口模塊處理后，轉化為32位頻率字和18位幅度字，從而控制模塊產(chǎn)生所需頻率和幅度的載波信號?；鶐盘栞斎攵私邮毡徽{制信號，被調制信號根據所選擇的調制方式在模塊內部進(jìn)行相應調制后輸出到模塊輸出端。
3 系統仿真和硬件實(shí)現與測試
在進(jìn)行系統各模塊設計的時(shí)候，為了防止在設計最后集成系統的時(shí)候出現功能錯誤，難于排查和修改，在設計過(guò)程中對各模塊的功能正確性都進(jìn)行了軟件仿真。
系統中的ASK，FSK，PSK和QAM波形仿真依次如圖3和圖4所示。本文引用地址：http://dyxdggzs.com/article/191541.htm
在確保各模塊在獨立狀態(tài)下均能正確工作后，在QuartusⅡ7．2中進(jìn)行系統集成，并對集成后的系統進(jìn)行再次的整體仿真。接著(zhù)，便可以進(jìn)行功能測試。在功能測試中使用嵌入式邏輯分析儀SignalTapⅡ進(jìn)行測試分析。在分析儀中進(jìn)行相應的設置后，把它隨設計文件一起下載入目標芯片中，用以捕捉芯片內部信號節點(diǎn)處的信號，并通過(guò)USB接口把數據傳回計算機，并顯示。以下是具體的測試過(guò)程，選擇相應功能控制開(kāi)關(guān)，用按鍵輸入所需的載波頻率值和幅度值，通過(guò)LED顯示出來(lái)。相應的測試波形如圖5所示。
評論