基于FPGA分布式算法的濾波器設計

0 引言
傳統數字濾波器硬件的實(shí)現主要采用專(zhuān)用集成電路(ASIC)和數字信號處理器(DSP)來(lái)實(shí)現。FPGA內部的功能塊中采用了SRAM的查找表(lo-ok up table，LUT)結構，這種結構特別適用于并行處理結構，相對于傳統方法來(lái)說(shuō)，其并行度和擴展性都很好，它逐漸成為構造可編程高性能算法結構的新選擇。
分布式算法是一種適合FPGA設計的乘加運算，由于FPGA中硬件乘法器資源有限，直接應運乘法會(huì )消耗大量的資源。本文利用了豐富的存儲器資源進(jìn)行查找表運算，設計了一種基于分布式算法低通FIR濾波器；利用線(xiàn)性相位FIR濾波器的對稱(chēng)性減小了硬件規模；利用分割查找表的方法減小了存儲空間；采用并行分布式算法結構和流水線(xiàn)技術(shù)提高了濾波器的速度，在FPGA上實(shí)現了該濾波器。

1 分布式的濾波器算法
FIR濾波器突出的特點(diǎn)是單位取樣響應h(n)僅有有限個(gè)非零值。對于一個(gè)N階的FIR濾波器形式如下：

在許多數字信號處理應用領(lǐng)域中，在技術(shù)上是不需要通用的乘法算法的。對于本系統可以通過(guò)Matlab中的fdatool工具根據設計要求設計出濾波器的系統函數h(n)，那么乘積項h(k)×x(n-k)就變成了2個(gè)常數的乘法。無(wú)符號數的分布式算法和有符號數的分布式算法是分布式算法在FIR濾波器中的2種典型算法。
1．1 無(wú)符號數的分布式算法設計
由于FPGA為并行處理結構，所以假設x(n-k)數據寬度為L(cháng) b，則由式(1)可表示為：

由式(1)、式(2)可以得到：

假設：

則式(1)可以表示為：

1．2 有符號數的分布式算法設計
對于有符號數的補碼表示為：

則由式(5)，式(1)可得：