基于FPGA的CCD相機時(shí)序發(fā)生器的設計

　　2.3 IL-E2型TDI-CCD驅動(dòng)時(shí)序分析

　　TDI-CCD的驅動(dòng)時(shí)序控制比普通線(xiàn)陣CCD的驅動(dòng)時(shí)序控制要復雜的多， IL-E2型TDI-CCD的時(shí)序控制包括各種直流電平控制和各種時(shí)鐘脈沖序列控制。對于前者，主要包括供電電壓VDD、輸出柵電壓VEST、溢出柵電壓VOV、襯底電壓VBB和級數控制偏置電壓等；對于后者，主要包括行轉移時(shí)鐘脈沖TCK，像元移位讀出時(shí)鐘脈沖CR1、CR2，輸出復位時(shí)鐘脈沖RST，TDI方向移位寄存器驅動(dòng)時(shí)鐘脈沖CI1～CI4，級數控制時(shí)鐘脈沖CSS6、CSS12、CSS24、CSS48。TDI-CCD工作時(shí)，在行轉移時(shí)鐘脈沖TCK為高電平期間，像元感光產(chǎn)生的信號電荷在TDI方向移位寄存器驅動(dòng)時(shí)鐘脈沖CI1、CI2、CI3、CI4的共同作用下，沿著(zhù)TDI（TDI級數由TDI級數控制脈沖選為6、12、24、48、96中的一種）方向積累并轉移到輸出移位寄存器中；當TCK為低電平時(shí)，TDI-CCD在像元移位讀出時(shí)鐘脈沖CR1、CR2的作用下，輸出復位時(shí)鐘脈沖RST每來(lái)一個(gè)有效電平高電平時(shí)，TDI-CCD的輸出信號OS端輸出一個(gè)信號，直到信號輸出完為止。之后TCK由低電平變?yōu)楦唠娖?，CI1、CI2、CI3、CI4也相應的變?yōu)橛行щ娖?，轉移上一次轉移完后像元感光產(chǎn)生的信號電荷，開(kāi)始一個(gè)新的周期。這些時(shí)序控制的詳細對應關(guān)系如圖2所示。

　　圖2 TDI-CCD時(shí)序詳圖

　　對于此TDI-CCD時(shí)序設計與普通線(xiàn)陣CCD時(shí)序設計存在以下幾個(gè)突出特點(diǎn)。（1）在TDI方向存在4相移位寄存器驅動(dòng)時(shí)鐘，它們的周期與行周期一致，高電平脈寬t3應大于3μs， CI1的上升沿滯后于TCK的上升沿，CI2的下降沿滯后于TCK的下降沿，CI1、CI2的高電平脈寬至少有1μs的重疊。CI3、CI4在時(shí)序關(guān)系上分別為CI1、CI2的倒相。（2）此TDI-CCD的工作級數可以通過(guò)CSS6、CSS12、CSS24、CSS48四個(gè)級數選擇信號進(jìn)行控制，使其工作于96、48、24、12和6級。

　　3 時(shí)序發(fā)生器的原理組成和工作過(guò)程分析

　　時(shí)序發(fā)生器產(chǎn)生TDI-CCD、視頻處理器和圖像數據輸出所需的各種時(shí)鐘脈沖信號， 時(shí)序發(fā)生器在CCD成像單元工作中起著(zhù)時(shí)間上同步協(xié)調的作用。它由時(shí)序控制器給出的指令和參數予以控制。時(shí)序控制器控制TDI-CCD工作時(shí)的行轉移周期， 積分級數，控制指令和參數以串行數據的形式送至時(shí)序控制器中，時(shí)序發(fā)生器根據時(shí)序控制器給出的指令和數據產(chǎn)生TDI-CCD和視頻處理器所需要的時(shí)鐘脈沖信號： 行轉移時(shí)鐘脈沖、像元移位讀出時(shí)鐘脈沖、輸出復位時(shí)鐘脈沖、TDI方向移位寄存器驅動(dòng)時(shí)鐘脈沖、級數控制時(shí)鐘脈沖、相關(guān)雙采樣時(shí)鐘脈沖、A/D轉換器采樣時(shí)鐘脈沖等。為了提高工作時(shí)的可靠性， 在時(shí)序控制器中控制指令和參數沒(méi)有更新時(shí)， 時(shí)序發(fā)生器將按時(shí)序控制器中初始設置參數工作。

　　時(shí)序發(fā)生器的設計：時(shí)序發(fā)生器生成TDI-CCD、視頻處理器和圖像數據輸出所需要的各種時(shí)序。所有時(shí)序是由主振脈沖序列通過(guò)逐級分頻后的脈沖序列進(jìn)行邏輯和組合運算產(chǎn)生的。它們之間滿(mǎn)足嚴格的相位關(guān)系， 這是相機系統協(xié)調工作的基礎。時(shí)序發(fā)生器的功能框圖如圖3所示。相機系統一通電就應保證立即工作在內部默認方式， 這樣就能夠馬上判斷系統是否正常。如果外部或內部設置指令無(wú)效， 系統也返回默認方式， 這是相機系統可靠性的體現。時(shí)序發(fā)生器所產(chǎn)生的各種時(shí)鐘由VHDL 語(yǔ)言完成。

　　圖3　時(shí)序發(fā)生器功能框圖