基于FPGA的擴頻測距快速捕獲仿真研究
加入技術(shù)交流群
2 主要模塊仿真結果
2．1 PH碼產(chǎn)生模塊
本設計選取的PN碼為63位，本征多項式為x6+x+1。該PN碼產(chǎn)生器由VHDL語(yǔ)言編寫(xiě)，其仿真結果如圖2所示。本文引用地址：http://dyxdggzs.com/article/191337.htm
2．2 FFT轉換模塊
該模塊是本設計的核心模塊，由輸入緩沖器、FFT運算器、控制器構成，完成對數據的FFT變換。將PN碼發(fā)生器產(chǎn)生的數據存入輸入緩沖器中，在控制器的控制下，FFT運算模塊從輸入緩沖器中讀取出數據值進(jìn)行FFT變換，然后得出輸出數據。圖3所示為FFT模塊的輸入輸出關(guān)系。fft_imag_out，fft_real_out分別為輸出數據的實(shí)部、虛部和修正因子，m_soutoe_sop為輸出數據的起始位。
2．3 計算模塊
設兩路信號進(jìn)行FFT后的數據為
可見(jiàn)對進(jìn)行FFT變換后需要進(jìn)行的運算處理其實(shí)質(zhì)是一個(gè)乘加，一個(gè)乘減和一個(gè)加法運算，其中乘加運算仿真結果如圖4、圖5所示。
評論