基于PCI9054的數據轉換模塊設計
加入技術(shù)交流群
信號線(xiàn)連接主要包括：LHOLD(申請使用本地總線(xiàn)，輸出信號)、LHOLDA(對LHOLD應答，輸入信號)、ADS#(新的總線(xiàn)訪(fǎng)問(wèn)有效地址的開(kāi)始，在總線(xiàn)訪(fǎng)問(wèn)first clock設置時(shí)輸出信號)、BLAST#(表示為總線(xiàn)訪(fǎng)問(wèn)的last transfer，輸出信號)、LW／R#(高電平表示讀操作，低電平表示寫(xiě)操作，輸出信號)、LA[31：2](地址線(xiàn))、LD[31：0](數據線(xiàn))、READY#(表示總線(xiàn)上讀數據有效或寫(xiě)數據完成，用以連接PCI9054等待狀態(tài)產(chǎn)生器，輸入信號)。
2．1．3 PCI9054與EEPROM接口
PCI9054在加電啟動(dòng)時(shí)，需要從外部EEPROM讀取初始化數據來(lái)配置PCI9054的內部寄存器，而且依賴(lài)于硬件板卡的硬件資源要求，以及選擇正確的PCI9054工作模式。PCI9054提供4個(gè)管腳與串行EEPROM相連接，它們分別是EEDI、EEDO、EESK和EECS。本文選擇的串行EEPROM是93L-C56，因此對應于93LC56的DI、DO、SK、CS這4個(gè)管腳。
在計算機加電自檢期間，PCI總線(xiàn)的RST#信號復位。PCI9054內部寄存器的默認值作為回應。PCI9054出本地LRESET#信號并檢測串行EEP-ROM，若串行EEPROM中的前33個(gè)bit不全為1，那么PCI9054確定串行EEPROM非空，用戶(hù)可通過(guò)向9054的寄存器CNTRL的29位寫(xiě)1來(lái)加載EEPROM的內容到PCI9054的內部寄存器。配置的信息可在P1xSdk中的PLXMON下對EEPROM進(jìn)行配置。
EEPROM配置信息主要包括以下兩部分：1)PCI配置寄存器，填寫(xiě)生產(chǎn)商ID號、器件ID號、類(lèi)碼子系統ID號和子系統生產(chǎn)商ID號。對于PCI-9054，其生廠(chǎng)商ID號為1OB5，器件ID號為9054，子系統號為9054，子系統ID號為10B5，類(lèi)碼號為0680，表示其為橋設備中的其他橋設備類(lèi)。 2)本地配置寄存器的配置，即對本地地址空間及其本地總線(xiàn)屬性的配置。這些配置要根據實(shí)際開(kāi)發(fā)的硬件板卡的硬件資源進(jìn)行配置。設備人員配置寄存器的任務(wù)就是要把某一段本地地址映射為PCI地址，也就是當主機CPU要訪(fǎng)問(wèn)本地地址空間時(shí)，要知道其對應的PCI總線(xiàn)地址。
2．2 數據緩存器設計
數據緩存器由兩組SRAM組成，在模擬數據時(shí)，主機從磁盤(pán)陣列上讀取要模擬的數據，通過(guò)PCI總線(xiàn)的DMA傳輸給FPGA，首先存到SRAM-A里，SRAM-A存儲滿(mǎn)時(shí)，開(kāi)始以一定的速率讀SRAM-A里的數據，并串轉換成串行數據，用LVDS信號形式發(fā)送，在讀的同時(shí)主機啟動(dòng)第二次DMA傳輸數據給FPGA，再存到SRAM-B，SRAM-A讀完、SRAM-B寫(xiě)滿(mǎn)就開(kāi)始以一定的速率讀SRAM-B的數據，并串轉換成串行數據，用LVDS信號形式發(fā)送，這樣輪番交替形成“乒乓機制”，有效克服了數據流不連續的現象，解決了形成不間斷數據流和兩次DMA傳輸之間的數據間斷問(wèn)題。本文引用地址：http://dyxdggzs.com/article/191304.htm
3 工作流程
在設計中，PCI端的數據傳輸主要是利用PCI9054的BLOCK DMA模式。PCI9054集成了2個(gè)相互獨立的DMA通道，每個(gè)通道都支持Block DMA和Scatter／Gather DMA，通道0還支持Demand DMA傳輸方式。
Block DMA要求PCI主機或Loeal主機提供PCI和Local的起始地址、傳輸字節數、傳輸方向。主機設定DMA開(kāi)始位啟動(dòng)DMA數據傳輸，一旦傳輸完成，PCI9054設定DMA“傳輸結束位”結束DMA。如果啟動(dòng)中斷允許位，在傳輸結束時(shí)PCI9054將向主機(PCI主機或LOCAL主機)產(chǎn)生中斷。在DMA傳輸中，PCI9054既是PCI總線(xiàn)的主控器又是Loeal總線(xiàn)的主控器。
Scatter／Gather DMA要求主機在PCI空間或Local空間設定Descriptor模塊，模塊包括PCI和Local的起始地址、傳輸字節數、傳輸方向和下一個(gè)Descriptor模塊的地址。PCI9054載人第1個(gè)Descriptor模塊并發(fā)起傳輸，連續加載下一個(gè)模塊，直到它偵測到“鏈結束位”有效，PCI 9054設置“傳輸結束位”，或者申請PCI或Local中斷。這種模式下，PCI9054也可以在每個(gè)模塊加載時(shí)有效中斷信號，結束DMA傳輸。若Desc-riptor模塊在本地存儲空間，可以編程使DMA控制器在每次DMA傳輸結束后清除傳輸字節數。具體工作流程如圖3所示。
評論