基于FPGA的8PSK軟解調的研究與實(shí)現

　　從式（2）和式（3）可以看出，每計算一比特的LLR，都需要平方、指數和對數運算，因此LLR 算法具有較高的運算復雜度和較大的資源開(kāi)銷(xiāo)，尤其是硬件實(shí)現指數、對數復雜度高，所以L(fǎng)LR 算法不適合FPGA 實(shí)現。而最大值（MAX）算法能有效避免計算每比特對數似然值的指數和對數運算，其原理如式（4）所示。

　　由式（3）和式（4）可知，簡(jiǎn)化以后的MAX 算法如下式（5）所示，對于式（3）和式（5）可知，LLR 算法在硬件上很難實(shí)現指數和對數運算，而MAX 算法只需要簡(jiǎn)單的加減運算和少數乘法運算，易于工程硬件實(shí)現，因此選取MAX 算法作為硬件實(shí)現的最終方案。

　　2 算法性能分析

　　通過(guò)MATLAB 仿真平臺，做了如下性能仿真對比分析。

　　由MATLAB 產(chǎn)生一組隨機序列，長(cháng)度為10 萬(wàn)個(gè)編碼塊，每個(gè)編碼塊為4 032 bit，再經(jīng)過(guò)碼率為1/2 的LDPC 編碼模塊，通過(guò)對應的8PSK 調制，在Eb/N0 為4 dB 到7 dB 的區間內，分別經(jīng)過(guò)LLR 最優(yōu)算法、浮點(diǎn)MAX 算法、定點(diǎn)MAX 算法算出對數似然比，最后分別經(jīng)過(guò)LDPC 譯碼模塊，得出誤碼性能。