PCB評估過(guò)程中注意因素

　　半導體復雜性和邏輯門(mén)總量的增加已要求集成電路具有更多的管腳及更精細的引腳間距。在一個(gè)引腳間距為1mm的BGA器件上設計2000以上的管腳在當今已是很平常的事情，更不要說(shuō)在引腳間距為0.65mm的器件上布置296個(gè)管腳了。越來(lái)越快的上升時(shí)間和信號完整性(SI)的需要，要求有更多數量的電源和接地管腳，故需要占用多層板中更多的層，因而驅動(dòng)了對微過(guò)孔的高密度互聯(lián)(HDI)技術(shù)的需要。

　　HDI是為了響應上述需要而正在開(kāi)發(fā)的互連技術(shù)。微過(guò)孔與超薄電介質(zhì)、更細的走線(xiàn)和更小的線(xiàn)間距是HDI技術(shù)的主要特征。

　　2.RF設計

　　針對RF設計，RF電路應該直接設計成系統原理圖和系統板布局，而不用于進(jìn)行后續轉換的分離環(huán)境。RF仿真環(huán)境裝的所有仿真、調諧和優(yōu)化能力仍然是必需的，但是仿真環(huán)境較“實(shí)際”設計而言卻能接受更為原始的數據。因此，數據模型之間的差異以及由此而引起的設計轉換的問(wèn)題將會(huì )銷(xiāo)聲匿跡。首先，設計者可在系統設計與RF仿真之間直接交互;其次，如果設計師進(jìn)行一個(gè)大規?；蛳喈攺碗s的RF設計，他們可能想將電路仿真任務(wù)分配到并行運行的多個(gè)計算平臺，或者他們想將一個(gè)由多個(gè)模塊組成的設計中的每一個(gè)電路發(fā)送到各自的仿真器中，從而縮短仿真時(shí)間。

　　3.先進(jìn)的封裝

　　現代產(chǎn)品日漸增加的功能復雜性要求無(wú)源器件的數量也相應增加，主要體現在低功耗、高頻應用中的去耦電容和終端匹配電阻數量的增加。雖然無(wú)源表貼器件的封裝在歷經(jīng)數年后已縮小得相當可觀(guān)了，但在試圖獲得最大極限密度時(shí)其結果仍然是相同的。印刷元器件技術(shù)使得從多芯片組件(MCM)和混合組件轉變到今天直接可以作為嵌入式無(wú)源元件的SiP和PCB。在轉變的過(guò)程中采用了最新的裝配技術(shù)。例如，在一個(gè)層狀結構中包含了一個(gè)阻抗材料層，以及直接在微球柵陣列(uBGA)封裝下面采用了串聯(lián)終端電阻，這些都大大提高了電路的性能?，F在，嵌入式無(wú)源元件可獲得高精度的設計，從而省去了激光清潔焊縫的額外加工步驟。無(wú)線(xiàn)組件中也正朝著(zhù)直接在基板內提高集成度的方向發(fā)展。

　　4.剛性柔性PCB

　　為了設計一個(gè)剛性柔性PCB，必須考慮影響裝配過(guò)程的所有因素。設計者不能像設計一個(gè)剛性PCB那樣來(lái)簡(jiǎn)單地設計一個(gè)剛性柔性PCB，就如同該剛性柔性PCB不過(guò)是另一個(gè)剛性PCB。他們必須管理設計的彎曲區域以確保設計要點(diǎn)將不會(huì )導致由于彎曲面的應力作用而使得導體斷裂和剝離。仍有許多機械因素需要考慮，如最小彎曲半徑、電介質(zhì)厚度和類(lèi)型、金屬片重量、銅電鍍、整體電路厚度、層數和彎曲部分數量。

　　理解剛性柔性設計并決定你的產(chǎn)品是否允許你創(chuàng )建一個(gè)剛性柔性設計。

　　5.信號完整性規劃

　　最近幾年，針對串并變換或串行互連的與并行總線(xiàn)結構和差分對結構相關(guān)的新技術(shù)在不斷進(jìn)步。

　　圖2表明了針對一個(gè)并行總線(xiàn)和串并轉換設計所遇到的典型設計問(wèn)題的類(lèi)型。并行總線(xiàn)設計的局限在于系統時(shí)序的變化，如時(shí)鐘歪斜和傳播延時(shí)。由于整個(gè)總線(xiàn)寬度上的時(shí)鐘歪斜的原因，針對時(shí)序約束的設計依然是困難的。增加時(shí)鐘速率只會(huì )讓問(wèn)題變得更糟糕。

　　圖2：并行總線(xiàn)和串并轉換設計所遇到的典型設計問(wèn)題。

　　另一方面，差分對結構在硬件層面采用了一個(gè)可交換的點(diǎn)對點(diǎn)連接來(lái)實(shí)現串行通訊。通常，它通過(guò)一個(gè)單向串行“通道”來(lái)轉移數據，這個(gè)單向串行通道是可以疊加成1-、2-、4-、8-、16-和32-寬度的配置。每個(gè)通道攜帶一個(gè)字節的數據，因而總線(xiàn)可處理從8字節到256字節的數據寬度，并且通過(guò)使用某些形式的錯誤檢測技巧可保持數據的完整性。然而，由于數據速率很高，導致了其他設計問(wèn)題。高頻下的時(shí)鐘恢復成為系統的重擔，因為時(shí)鐘要快速鎖定輸入數據流，以及為了提高電路的抗抖性能還要減小所有周期到周期間的抖動(dòng)。電源噪聲也為設計師帶來(lái)了額外問(wèn)題。該類(lèi)型的噪聲增加了產(chǎn)生嚴重抖動(dòng)的可能，這將使得眼圖的開(kāi)眼變得更加困難。另外的挑戰是減少共模噪聲，解決來(lái)自于IC封裝、PCB板、電纜和連接器的損耗效應所導致的問(wèn)題。

　　6.設計套件的實(shí)用性

　　USB、DDR/DDR2、PCI-X、PCI-Express和RocketIO等設計套件將毋庸質(zhì)疑地對設計師進(jìn)軍新技術(shù)領(lǐng)域產(chǎn)生很大的幫助。設計套件給出了技術(shù)的概況、詳細說(shuō)明以及設計者將要面臨的困難，并緊跟有仿真及如何創(chuàng )建布線(xiàn)約束。它與程序一起提供說(shuō)明性文件，這為設計者提供了一個(gè)掌握先進(jìn)新技術(shù)的先機。