IBIS 模型：利用 IBIS 模型研究信號完整性問(wèn)題
加入技術(shù)交流群
輸入和輸出阻抗對信號傳輸至關(guān)重要。下列方程式定義了 IBIS 模型引腳的特性阻抗：
（6）輸出升降時(shí)間
在整個(gè)行業(yè)中，升降時(shí)間規范的慣例是使用輸出信號在 10% 和 90% 軌至軌信號之間擺動(dòng)所需的時(shí)間，其一般為 0 到 DVDD。“IBIS 開(kāi)放式論壇”的升時(shí)間定義相同，其獲得采用是由于 CMOS 開(kāi)關(guān)波形尾部較長(cháng)。本文引用地址：http://dyxdggzs.com/article/191016.htm
IBIS 模型內的輸出、I/O 和三態(tài)模型，有一些位于“[Ramp]”關(guān)鍵字下面的規范，該關(guān)鍵字針對 R_load (test load)、dV/dt_r (rise time) 和 dV/dt_f (fall time)。升降時(shí)間數據范圍為電壓-輸出信號的 20% 到 80%。如果典型 dV/dt_r 值的分母乘以 0.8/0.6，則升時(shí)間值將在 20%-80% 擺動(dòng)到 10%-90%擺 動(dòng)之間變化。請注意，該數據代表一個(gè)電阻性負載 （R_load） 的緩沖器。ads129x.ibs 文件中，DIO_33 數據假設為一個(gè) 50-Ω 負載，因此該數據未達到 DVDD。該計算產(chǎn)生的數值，為各種傳輸線(xiàn)計算提供了正確的 tRise 值，例如 fKnee、f3dB 和升沿長(cháng)度。
利用 IBIS 設計傳輸線(xiàn)
本文以討論一個(gè)錯配端接阻抗的 PCB 作為開(kāi)始。之后，我們通過(guò) IBIS 模型，了解和查找這種傳輸問(wèn)題的一些關(guān)鍵組成元素。就此而言，這種問(wèn)題應該有解決的方案。圖 7 顯示了端接校正策略，而圖 8 則顯示了校正之后的波形。
圖 8 端接校正的穩定信號
若想設計 PCB 傳輸線(xiàn)，第一個(gè)步驟便是從產(chǎn)品說(shuō)明書(shū)收集資料。第二個(gè)步驟是檢查 IBIS 模型，找到無(wú)法從說(shuō)明書(shū)中獲取的一些參數—輸入/輸出阻抗、升時(shí)間和輸入/輸出電容。在進(jìn)入到硬件階段，需利用 IBIS 模型找到一些關(guān)鍵的產(chǎn)品規范，并對最終設計進(jìn)行仿真。
評論