基于CPLD的線(xiàn)陣CCD驅動(dòng)電路設計

摘要 論述了線(xiàn)陣CCD驅動(dòng)電路的工作原理和現狀，選擇基于CPLD驅動(dòng)線(xiàn)陣CCD工作的方案。采用MAXⅡ器件的EPM240T100C5N為控制核心，以TCD1500C為例，設計了基于CPLD的線(xiàn)陣CCD驅動(dòng)電路，完成了硬件電路的原理圖的設計，并實(shí)現了軟件調試。通過(guò)QuartusⅡ軟件平臺，對其進(jìn)行了模擬仿真。實(shí)驗結果表明，設計基于CPLD的線(xiàn)陣CCD驅動(dòng)電路能夠滿(mǎn)足CCD工作所需的驅動(dòng)脈沖。
關(guān)鍵詞 線(xiàn)陣CCD；復雜可編程邏輯器件；驅動(dòng)時(shí)序；硬件描述語(yǔ)言

如何實(shí)現高精度的運動(dòng)裝置角度和位移測量，一直是系統或設備設計中需要解決的關(guān)鍵技術(shù)之一。隨著(zhù)半導體微電子技術(shù)的迅猛發(fā)展，各種新型器件不斷涌現，其中線(xiàn)陣CCD(Charge Coupled Devices)電荷耦合器件因其所具有的高精度、無(wú)接觸、高可靠性等優(yōu)點(diǎn)，應用越來(lái)越廣泛。

1 總體方案設計
線(xiàn)陣CCD一般不能直接在測量裝置中使用，因此CCD驅動(dòng)信號的產(chǎn)生及輸出信號的處理是設計高精度、高可靠性和高性?xún)r(jià)比線(xiàn)陣CCD驅動(dòng)模塊的關(guān)鍵。
傳統驅動(dòng)CCD的設計方法使CCD的工作頻率較慢，信號輸出噪聲增大，不利于提高信噪比，不能應用于要求快速測量的場(chǎng)合。而用可編程邏輯器件CPLD進(jìn)行驅動(dòng)，則可提高脈沖信號相位關(guān)系的精度，以及提供給CCD驅動(dòng)脈沖信號的頻率，而且調試容易、靈活性高。目前，在工業(yè)技術(shù)中，多采用基于CPLD的驅動(dòng)電路實(shí)現線(xiàn)陣CCD的驅動(dòng)。系統框圖如圖1所示。

2 硬件設計
2．1 CPLD的硬件電路的設計
以CPLD(Complex Programmable Logic Device)器件為核心，設計線(xiàn)陣CCD的驅動(dòng)電路。然后在其基礎上擴展，選擇其他元器件，設計出與其相配套的電路部分，經(jīng)調試后組成硬件系統。
CPLD的電路由5部分組成，有源晶振向EPM240T100CSN的U1A的IO／GCLK0口輸入時(shí)鐘脈沖CLK0，提供了CPLD工作的時(shí)鐘脈沖，因為時(shí)序邏輯的需要。U1C從JTAG端口中下載程序，U1B的52、54、56、58口輸出脈沖信號。U1D管腳接3． V電壓，U1E管腳接地。電路原理如圖2所示。