多節點(diǎn)大容量FPGA系統的遠程升級方法

　　ATmega64單片機的標準串行口通過(guò)RXD直接連接SP485R芯片的RO引腳，通過(guò)TXD直接連接SP485R芯片的DI引腳。由單片機輸出的R/D信號直接控制SP485R芯片的發(fā)送器/接收器使能：R/D信號為1，SP485R芯片的發(fā)送器有效，接收器禁止，此時(shí)單片機可以向RS485總線(xiàn)發(fā)送數據字節；R/D信號為0，SP485R芯片的發(fā)送器禁止，接收器有效，單片機可以接收來(lái)自RS485總線(xiàn)的數據字節。上拉電阻R1、下拉電阻R2用于保證未連接總線(xiàn)時(shí)的SP485R芯片處于空閑狀態(tài)，以提高每個(gè)RS485節點(diǎn)的工作可靠性。6.8 V的TVS管V1、V2、V3用來(lái)保護RS485總線(xiàn)，避免RS485總線(xiàn)受外界干擾時(shí)產(chǎn)生的高壓損壞RS485收發(fā)器。

　　2.2.2 ATmega64存儲空間的擴展

　　ATmega64的尋址空間為64 KB，利用ATmega64自身的尋址系統，只能訪(fǎng)問(wèn)0x0000~0xFFFF的地址空間。顯然，這對于存儲和加載大容量FPGA的配置數據是遠遠不夠的。以Xilinx公司的Spartan3系列FPGA為例，其配置數據所需的存儲空間如表2所列。

　　表2 Spartan3系列FPGA配置文件大小

　　以XC3S4000型FPGA為例，它的配置文件所需的存儲空間約為1.35 MB，已遠遠超出了ATmega64單片機的尋址空間。因此，為了能夠利用ATmega64單片機來(lái)實(shí)現對FPGA配置數據的讀寫(xiě)，必須對其尋址空間進(jìn)行擴展。擴展的硬件連接框圖如圖2中的單片機與Flash的連接部分所示。

　　本設計中是使用通用I/O來(lái)擴展ATmega64單片機的尋址空間的。ATmega64單片機的總尋址空間為64 KB，但片內4 KB的SRAM及各種寄存器占用了前面的部分尋址空間，故其片外存儲器尋址空間是0x1100~0xFFFF。因此將Flash的低15位地址直接接到ATmega64單片機的低15位地址總線(xiàn)上，其余6位高位地址用單片機的通用I/O進(jìn)行選擇。尋址時(shí)單片機的專(zhuān)用地址口只輸出0x8000～0xFFFF的地址數據，與通用I/O輸出的地址組合后給出Flash的讀寫(xiě)地址。

　　通過(guò)以上對ATmega64單片機尋址空間的擴展方法，可以實(shí)現ATmega64單片機對合適的Flash存儲器的尋址操作，從而解決了大容量FPGA配置數據的存儲和讀取問(wèn)題。

　　2.2.3 用ATmega64實(shí)現FPGA的SELECTMAP加載

　　Xilinx公司的Spartan3系列FPGA加載方式分為5種： Master Serial、Slave Serial、Master Parallel、Slave Parallel、JTAG。

　　按照FPGA是否控制加載過(guò)程，加載方式可分為Master方式和Slave方式；按照加載數據時(shí)的數據位寬，可分為Serial方式和Parallel方式。用于加載的引腳主要有： PROG_B，CCLK，RDWR_B，DONE，INIT_B，CS_B，BUSY，D[0～7]，M[0～2]，HSWAP和JTAG接口（TDI、TMS、TCK、TDO）。加載過(guò)程大體分為3個(gè)步驟： 配置的建立、配置數據的加載和加載完成。

　　SELECTMAP即Slave Parallel方式，是由外部控制器控制FPGA的加載過(guò)程，并以8位數據的形式向FPGA寫(xiě)入加載數據的加載方法。圖2中FPGA與ATmega64的連接部分為ATmega64單片機采用SELECTMAP方式對FPGA進(jìn)行加載的硬件連接框圖，具體實(shí)現過(guò)程如下：

　　ATmega64通過(guò)將FPGA的PROG_B、CS_B和RDWR_B引腳置低來(lái)開(kāi)啟加載過(guò)程，FPGA在PROG_B置低后開(kāi)始清除內部配置RAM，并將INIT_B腳置低。PROG_B重新置1后，在INIT_B由低變高的上升沿，FPGA采樣M[0～2]引腳獲取配置方式信息。ATmega64監視FPGA的INIT_B腳，當INIT_B腳由低變高時(shí)，說(shuō)明FPGA已經(jīng)完成了內部配置RAM的清除工作，并準備好接收配置數據。在A(yíng)Tmega64給出的CCLK配置時(shí)鐘的上升沿，配置數據D[0～7]寫(xiě)入配置RAM。當FPGA接收完所有的配置數據后，DONE引腳被FPGA置為高電平。ATmega64可以通過(guò)監視DONE引腳來(lái)判斷FPGA是否加載完成。對于Spartan3系列的FPGA，如果配置FPGA的CCLK的頻率高于50 MHz，則外部控制器還需要監視FPGA的BUSY引腳。當BUSY腳為高時(shí)，說(shuō)明FPGA還未完成上一個(gè)配置數據的處理，此時(shí)外部控制器需要繼續保持上一個(gè)配置數據在D[0～7]引腳，直至BUSY引腳回到低電平。對于本設計的應用，ATmega64給出的配置時(shí)鐘頻率遠低于50 MHz，不必考慮BUSY引腳的控制作用。

　　3 軟件設計

　　3.1 主控計算機的軟件設計

　　主控制計算機的軟件運行狀態(tài)應該分為兩種： 一是平時(shí)的查詢(xún)控制狀態(tài)，用來(lái)查詢(xún)和控制系統中各個(gè)節點(diǎn)的工作狀態(tài)；二是系統的升級狀態(tài)，用來(lái)執行對各個(gè)子節點(diǎn)的升級控制。如圖4所示，這兩種狀態(tài)是可以相互轉換的。

　　圖4 主控計算機主要狀態(tài)

　　軟件的查詢(xún)控制狀態(tài)，是由系統所要實(shí)現的主要功能決定的，不屬于本文所討論的范疇。在系統的升級狀態(tài)，主控計算機先要通過(guò)以太網(wǎng)獲得系統各個(gè)節點(diǎn)的遠程升級數據，待全部升級數據接收完成后，向系統的一個(gè)節點(diǎn)發(fā)送升級指令。節點(diǎn)響應并建立起通信連接后，將該節點(diǎn)的升級數據全部發(fā)送到該節點(diǎn)。接下來(lái)，主控計算機判斷上一個(gè)節點(diǎn)是否為最后一個(gè)需要升級的節點(diǎn)，如果不是，則繼續進(jìn)行下一個(gè)節點(diǎn)升級數據的傳輸。系統所有的節點(diǎn)升級完成后，等待外部輸入的控制命令。例如，讓整個(gè)系統重新啟動(dòng)，加載新的數據；或暫時(shí)不重新啟動(dòng)而返回查詢(xún)控制狀態(tài)。軟件流程如圖5所示。

　　圖5 系統升級狀態(tài)流程

　　3.2 子節點(diǎn)的軟件設計

　　對于子節點(diǎn)的軟件設計，與主控計算機一樣，也分為平時(shí)的查詢(xún)控制狀態(tài)和系統升級狀態(tài)，并且它們之間也能夠與主控計算機一起相互轉換；但ATmega64單片機還要承擔對FPGA的加載任務(wù)。開(kāi)機運行后，ATmega64單片機先加載子節點(diǎn)FPGA，使子節點(diǎn)能夠正常工作。子節點(diǎn)正常工作后，監視RS485總線(xiàn)并判斷有無(wú)對本節點(diǎn)的通信。當主控計算機要求與本節點(diǎn)建立通信連接時(shí)，發(fā)送反饋信息，與其建立通信連接。子節點(diǎn)根據主控計算機發(fā)送的命令，進(jìn)入查詢(xún)控制模式或者遠程升級模式。進(jìn)入遠程升級模式后，子節點(diǎn)接收主控計算機發(fā)來(lái)的遠程升級數據，升級數據經(jīng)過(guò)校驗后寫(xiě)入Flash。升級完成后繼續等待主控計算機的命令，重新啟動(dòng)或繼續運行。其具體的軟件設計流程如圖6所示。

　　圖6 子節點(diǎn)軟件流程

　　結語(yǔ)

　　FPGA既繼承了ASIC的大規模、高集成度、高可靠性的優(yōu)點(diǎn)，又克服了普通ASIC周期長(cháng)、投資大、靈活性差的缺點(diǎn)，逐步成為許多系統實(shí)現的理想選擇。特別是隨著(zhù)FPGA容量和性能的提升，加上其獨特的硬件升級能力，其應用范圍越來(lái)越廣。本文所提出的對大容量FPGA構成的多節點(diǎn)系統的遠程升級方法，系統構成簡(jiǎn)單、技術(shù)成熟，而且具有明顯的成本優(yōu)勢。