<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 基于FPGA的SOC外部組件控制器IP的設計

基于FPGA的SOC外部組件控制器IP的設計

作者: 時(shí)間:2012-01-30 來(lái)源:網(wǎng)絡(luò ) 收藏

控制電路(Control Circuit)是lcd_fct 的核心。它控制數據輸入寄存器(Data_in Register)、數據輸出寄存器(Data_out Register)、狀態(tài)寄存器(State Register)、控制寄存器(Control Register)和時(shí)間常數寄存器(Time Constant Register)??刂齐娐犯鶕噶顦酥竞蜁r(shí)序來(lái)操作不同的寄存器,實(shí)現lcd_fct 的管理和運行。

數據輸入寄存器接受來(lái)自MP 的數據并根據需要送數據到數據輸出寄存器。數據輸出寄存器把數據通過(guò)數據線(xiàn)lcd_db 送到LCD 模塊的數據總線(xiàn)上。這個(gè)數據既可能是要顯示的數據,也可能是指令。

控制寄存器產(chǎn)生操作LCD 的控制信號,如LCD 中選信號(lcd_e)、LCD 內部寄存器選擇信號(lcd_rs)和LCD 讀寫(xiě)信號(lcd_r_w)。

狀態(tài)寄存器在LCD 處于工作下,會(huì )產(chǎn)生LCD 繁忙信號(lcd_busy)。這意味著(zhù),LCD 此時(shí)不會(huì )接受其它指令。與其它信號不同,lcd_busy 是發(fā)送給MP 的。

實(shí)際上lcd_fct 的運行操作主要是對各種控制、狀態(tài)和數據信號進(jìn)行管理。

4 設計和仿真

在 lcd_fct 的 設計中,主要采用的VHDL 語(yǔ)言的程序設計[7]、MAX Plus-II 仿真以及 和LCD 的實(shí)際連接調試。lcd_fct 的HVDL 設計框架如下:
Library
Entity lcd_fct is
Port( );
End lcd_fct;
Architecture struct of lcd_fct is
Signal
Constant
Begin
Res: process;
Clk :clk_div;
LCD: process;
Begin
If init then
Initialization;
Elsif clr then
Clear LCD;
Elsif addr then
Write address to LCD RAM;
Elsif data then
Write data to LCD RAM;
End if;
End process;
Us: ustimer;
Ms: mstimer;
End struct;
LCD IP 模塊lcd_fct 的仿真結果如圖3 所示。在圖中左側的信號就是lcd_fct 的輸入/
輸出信號。

圖 3 lcd_fct 的功能仿真

當把write_e 設置成高電平時(shí),指令寫(xiě)入lcd_fct。對于讀寫(xiě)控制信號lcd_r_w 來(lái)說(shuō),低電平為寫(xiě)操作,高電平為讀操作。由于該仿真都是lcd_fct 對LCD 進(jìn)行寫(xiě)操作,lcd_r_w 始終為低電平。圖中通過(guò)addrin 的變化來(lái)代表不同的指令。

在addrin 等于7FFF 時(shí),lcd_db 被賦值01。這意味著(zhù)LCD 被清屏。當addrin 等于7FFE,且data_in 送入31 時(shí),lcd_db 被賦值31,LCD 就會(huì )顯示“1”。 Addrin 被設置成7FFD,且data_in 等于8 時(shí),被顯示的字符將出現在顯示屏的第8 個(gè)字符的位置,實(shí)現了定位顯示功能。

當addrin 被賦值7FFC 時(shí),LCD 被初始化。初始化包括功能設置、關(guān)閉顯示、打開(kāi)顯示、清屏、顯示移位和工作方式設置等操作。

由此可見(jiàn),只要在 的MP 中加入適當的指令,可以對addrin 進(jìn)行控制, 就可以完成對LCD 的管理。由于本設計中SOC 的MP 是可重配置MP,添加或修改指令是不存在問(wèn)題的。仿真表明,lcd_fct 的設計達到了設計目標,操作結果是令人滿(mǎn)意的。一般的LCD 程序控制完成一項操作(如初始化)需要執行多條軟件指令。用 設計的lcd_fct 只要一條指令就能完成相應的操作,而且是硬件運行,效率提高了許多倍。

5 結論

組件的設計是SOC 設計的重要組成部分。采用FPGA 是完成組件設計的有效手段。通過(guò)LCD 控制器的設計和仿真,說(shuō)明基于FPGA 的組件控制器可以用一條指令完成原來(lái)許多條指令才能完成的操作,可以大大提高系統的運行效率。因此,這是一項有意義的工作。

本文作者創(chuàng )新點(diǎn)在于把FPGA 設計和SOC 的組件控制器聯(lián)系起來(lái),并通過(guò)一個(gè)具體例子介紹了如何設計單指令驅動(dòng)的組件控制器。


上一頁(yè) 1 2 下一頁(yè)

關(guān)鍵詞: FPGA SOC 控制器

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>