基于FPGA NiosII的MPEG-4視頻播放器

基于8×8矩陣的IDCT算法，在FPGA上按照圖4所示的結構加以硬件實(shí)現。

2．1．3 運動(dòng)補償

運動(dòng)補償是一種大量、單調的運算。為了能實(shí)現運動(dòng)補償，采用了多級、多個(gè)運算單元并行流水運算的方式，如圖5所示。

運動(dòng)補償模塊的控制很復雜。實(shí)際設計時(shí)將它分成幾個(gè)子模塊：補償控制、補償地址產(chǎn)生、差分數據提供以及補償運算。這幾個(gè)子模塊直接采用硬件邏輯設計，運行時(shí)無(wú)需NiosII處理器干預。其中補償控制是完成整個(gè)運動(dòng)補償的控制，提供輸入控制信號、輸出控制信號、緩存控制信號、預測數據和差分數據等；補償地址產(chǎn)生用于生成預測數據在幀緩存中的地址及補償結果的寫(xiě)地址；差分數據負責接收IDCT的結果，通過(guò)緩存在適當時(shí)機提供補償使用；補償運算則完成最終預測數據的計算。

2.1.4 YUV-RGB轉換

根據YUV到RGB色彩空間的轉換關(guān)系，對每個(gè)乘積項都預先做出結果，存放在ROM當中。對每一個(gè)YUV分量的輸入，由硬件邏輯產(chǎn)生存取地址，并進(jìn)行加法運算，從而得到對應的結果。其實(shí)現結構如圖6所示。

2.2 系統軟件工作流程

本系統的軟件工作流程如圖7所示。

結 語(yǔ)

該系統采用基于A(yíng)ltera FPGA嵌入式NiosII軟核的SOPC平臺實(shí)現，具有較低的硬件成本，IP核的大量使用，良好的系統擴展性的特點(diǎn)。