基于EDMA的FPGA與DSP圖像傳輸的設計與實(shí)現
加入技術(shù)交流群
4 實(shí)驗結果
DSP提供給FPGA的時(shí)鐘為100 MHz，傳輸一幅320×256的圖像需要約為0．8 ms。傳輸速度較快，可以滿(mǎn)足圖像快速傳輸以及實(shí)時(shí)處理的要求。TI的開(kāi)發(fā)平臺CCS可以觀(guān)察存儲器中的數據，并把收到的存在存儲器中的數據顯示成圖像，從而可以驗證傳輸的正確性以及穩定性。數據源為模擬圖像時(shí)，相機拍攝的原始圖像和DSP收到的圖像如圖5和圖6所示。本文引用地址：http://dyxdggzs.com/article/190722.htm
數據源為數字信號時(shí)，原始圖像為14位數據，TI的仿真平臺只能顯示8位圖像，所以DSP中收到的圖像數據只能以高8位進(jìn)行顯示，但會(huì )丟掉圖像的一些細節，圖像整體偏暗。由于系統采用的數字圖像由中波紅外熱像儀采集，由于視場(chǎng)差別，原始圖像無(wú)法采集。圖7為提取高8位圖像數據顯示的圖像。
圖5～圖7中的圖像經(jīng)過(guò)多次傳輸驗證，沒(méi)有出現錯誤的圖像。說(shuō)明該系統實(shí)現的圖像數據傳輸滿(mǎn)足圖像實(shí)時(shí)處理的速度要求以及可靠性要求。
5 結束語(yǔ)
介紹了一種FPGA向DSP的數據傳輸方法，描述了EDMA的特點(diǎn)以及由其控制的數據傳輸的實(shí)現過(guò)程。所介紹的方法在開(kāi)發(fā)的實(shí)驗平臺上，進(jìn)行了驗證。文中介紹了FPGA向DSP的傳輸，更改EDMA的源地址與目的地址及相關(guān)參數可以實(shí)現DSP向FPGA的數據傳輸。
評論