<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > EDA/PCB > 設計應用 > 一種基于FPGA的數字秒表設計方法

一種基于FPGA的數字秒表設計方法

作者: 時(shí)間:2012-03-07 來(lái)源:網(wǎng)絡(luò ) 收藏

根據以上真值表可寫(xiě)出譯碼電路VHDL源程序如下:
i.jpg
j.jpg

3 功能驗證以及下載實(shí)現
完成以上各個(gè)子模塊的設計后,該的模塊設計就基本完成了,剩下的工作就是通過(guò)一個(gè)頂層文件將各個(gè)子模塊連接起來(lái)。在頂層文件中可以將以上各個(gè)子模塊看作一個(gè)個(gè)黑匣子,只將其輸入輸出端對應相連就可以了。下面是該頂層文件的VHDL源程序:
l.jpg
m.jpg
由于各個(gè)子模塊都已經(jīng)經(jīng)過(guò)驗證無(wú)誤,并且頂層文件中不涉及復雜的時(shí)序關(guān)系,相當于只是將各個(gè)模塊用導線(xiàn)連接起來(lái),只要各個(gè)端口的連接對應正確即可,所以不需寫(xiě)專(zhuān)門(mén)的test bench進(jìn)行驗證。完成以上設計后,即可進(jìn)行邏輯綜合,綜合無(wú)誤后進(jìn)行管腳適配,生成.bit文件然后下載到實(shí)驗板上測試。經(jīng)過(guò)反復多次測試,以上設計完全滿(mǎn)足了預期的設計指標,開(kāi)始/停止按鍵和清零按鍵都能準確的控制秒表的運行,七段顯示數碼管也能夠準確的顯示計時(shí)結果。通過(guò)與標準秒表對比,該設計的計時(shí)誤差在0.03s以?xún)?,而這其中也包括實(shí)驗板上品振由于長(cháng)期使用所帶來(lái)的誤差。

4 結束語(yǔ)
本文所介紹,采用了當下最流行的EDA設計手段。在Xinlinx 開(kāi)發(fā)環(huán)境下,采用至上而下的模塊化,使得系統開(kāi)發(fā)速度快、成本低、系統性能大幅度提升。通過(guò)實(shí)驗驗證,本文設計的計時(shí)準確、性能穩定,可以很容易嵌入其他復雜的數字系統,充當計時(shí)模塊。
利用EDA設計工具,結合基于的可編程實(shí)驗板,輕松實(shí)現電子芯片的設計,現場(chǎng)觀(guān)察實(shí)驗結果,大大縮短了產(chǎn)品的設計周期和調試周期,提高了設計的可靠性和成功率,體現了邏輯器件在數字設計中優(yōu)越性。

本文引用地址:http://dyxdggzs.com/article/190686.htm
分頻器相關(guān)文章:分頻器原理

上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: FPGA 數字秒表 設計方法

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>