基于可編程展頻時(shí)鐘生成器的降低EMI干擾技術(shù)介紹

　　控制和降低EMI有兩個(gè)基本方法：抑制和吸收。最常用的降噪方法包括合理的設備電路設計、屏蔽、接地、過(guò)濾、隔離、分隔和定向、電路阻抗級控制、線(xiàn)纜設計和噪音消除等。

　　這些方法要求使用無(wú)源和有源元件，例如濾波器、扼流器、鐵氧體磁珠、箔片和??件，并結合PCB設計規則和展頻時(shí)鐘生成器(SSCG)。

圖3：Hershey Kiss展頻概圖的優(yōu)勢。

　　在源頭處解決EMI問(wèn)題

　　EMC設計的一個(gè)基本原則是在PCB的源頭處減弱EMI。展頻法是指有意將特別帶寬中產(chǎn)生的輻射能量擴展到頻率域，產(chǎn)生一個(gè)帶寬更大的信號。展品時(shí)鐘生成器(SSCG)就可以執行這一功能。

　　在選擇展頻時(shí)鐘來(lái)減弱消費電子產(chǎn)品的EMI時(shí)，開(kāi)發(fā)人員必須確保以下幾點(diǎn)：

　　1) 系統必須通過(guò)EMI型式測試。良好的頻率概圖和調制頻率是最重要的。高質(zhì)量的Hershey Kiss頻率概圖在降低EMI上是性能最好的；與之相比，三角頻率概圖需要更大的擴展量才能將EMI降低到同樣等級(見(jiàn)圖1至圖3)。調制頻率越高，就能將EMI降到更低的程度(如圖4)。

　　2)即便展頻有副作用，也要保持系統性能。首先，PLL必須運行于一個(gè)理想狀態(tài)，例如較高的PFD和VCO頻率和適當的帶寬等等。第二，頻率擴展量必須盡可能小，以便保持較高的系統時(shí)序余度和較低的周期間抖動(dòng)。頻率擴展量更小，系統的平均頻率就不會(huì )降低太多，因而系統的運行速度也就不會(huì )那么慢。

　　3)要將對系統總成本的影響最小化。在消費電子產(chǎn)品中，展頻時(shí)鐘芯片的價(jià)格向來(lái)是一個(gè)主要的價(jià)格問(wèn)題。但是，在最近幾年消費電子產(chǎn)品復雜性越來(lái)越高的同時(shí)，開(kāi)發(fā)人員也要慎重考慮開(kāi)發(fā)成本和風(fēng)險。

　　比如，在抑制EMI和抖動(dòng)中即便只有一項要求沒(méi)有達到，消費電子產(chǎn)品的系統時(shí)鐘需要調整的可能性就更大。可編程型抑制EMI的方法的靈活性，可以大大降低開(kāi)發(fā)成本和風(fēng)險，從而確保滿(mǎn)足所有要求。

圖4：通過(guò)調制頻率降低EMI。

　　展頻時(shí)鐘生成器

　　展頻時(shí)鐘生成器(SSCG)可分成可編程和不可編程兩種，也可以根據其是否有Hershey Kiss頻率還是三角展頻來(lái)分類(lèi)。不同消費電子產(chǎn)品的展頻時(shí)鐘對于頻率、中心或向下擴展、擴展量、調制頻率、Hershey Kiss或三角展頻等的要求是不同的。

　　由于非可編程式展頻時(shí)鐘芯片是為特殊應用定制的，頻率范圍和擴展量只有幾個(gè)固定的可選項，要在最大化成本/性能的同時(shí)滿(mǎn)足最優(yōu)展頻要求，就變得非常困難。

　　市場(chǎng)上大部分固定功能的時(shí)鐘芯片都有多個(gè)固定的可選擇輸入頻率范圍(如20-40MHz, 40-80MHz和80-160MHz)以及擴展率(如0.5%, 1%, 2%和3%)。要實(shí)現優(yōu)化，就需要兩套PLL參數，一套針對EMI抑制性能，另一套面向PLL性能。