EMC設計器件選擇及電路介紹

1.電路設計及EMC器件選擇

　　在新設計及開(kāi)發(fā)項目的開(kāi)始，正確選擇有源與無(wú)源器件及完善的電路設計技術(shù)，將有利于以最低的成本獲得EMC認證，減少產(chǎn)品因屏蔽和濾波所帶來(lái)的額外的成本、體積和重量。 這些技術(shù)也可以提高數字信號的完整性及模擬信號信噪比，可以減少重復使用硬件及軟件至少一次，這也將有助于新產(chǎn)品達到其功能技術(shù)要求，盡早投入市場(chǎng)。這些EMC技術(shù)應視為公司竟爭優(yōu)勢的一部分，有助于使企業(yè)獲得最大的商業(yè)利益。

　　1.1數字器件與EMC電路設計

　　1.1.1器件的選擇

　　大部分數字IC生產(chǎn)商都至少能生產(chǎn)某一系列輻射較低的器件，同時(shí)也能生產(chǎn)幾種抗ESD的I/O芯片，有些廠(chǎng)商供應EMC性能良好的VLSI(有些EMC微處理器比普通產(chǎn)品的輻射低40dB);大多數數字電路采用方波信號同步，這將產(chǎn)生高次諧波分量，如圖1示。時(shí)鐘速率越高，邊沿越陡，頻率和諧波的發(fā)射能力也越高。 因此，在滿(mǎn)足產(chǎn)品技術(shù)指標的前提下，盡量選擇低速時(shí)鐘。在HC能用時(shí)絕不要使用AC，CMOS4000能行就不要用HC。要選擇集成度高并有EMC特性的集成電路，比如：

　　* 電源及地的引腳較近

　　* 多個(gè)電源及地線(xiàn)引腳

　　* 輸出電壓波動(dòng)性小

　　* 可控開(kāi)關(guān)速率

　　* 與傳輸線(xiàn)匹配的I/O電路

　　* 差動(dòng)信號傳輸

　　* 地線(xiàn)反射較低

　　* 對ESD及其他干擾現象的抗擾性

　　* 輸入電容小

　　* 輸出級驅動(dòng)能力不超過(guò)實(shí)際應用的要求

　　* 電源瞬態(tài)電流低(有時(shí)也稱(chēng)穿透電流)

　　這些參數的最大、最小值應由其生產(chǎn)商一一指明。由不同廠(chǎng)家生產(chǎn)的具有相同型號及指標的器件可能有顯著(zhù)不同的EMC特性，這一點(diǎn)對于確保陸續生產(chǎn)的產(chǎn)品具有穩定的電磁兼容符合性是很重要的。

　　高技術(shù)集成電路的生產(chǎn)商可以提供詳盡的EMC設計說(shuō)明，比如Intel的奔騰MMX芯片就是這樣。設計人員要了解這些并嚴格按要求去做。詳盡的EMC設計建議表明：生產(chǎn)商關(guān)心的是用戶(hù)的真正需求，這在選擇器件時(shí)是必須考慮的因素。在早期設計階段，如果IC的EMC特性不清楚，可以通過(guò)一簡(jiǎn)單功能電路(至少時(shí)鐘電路要工作)進(jìn)行各種EMC測試，同時(shí)要盡量在高速數據傳輸狀態(tài)完成操作。發(fā)射測試可方便地在一標準測試臺上進(jìn)行，將近場(chǎng)磁場(chǎng)探頭連接到頻譜分析儀(或寬帶示波器)上，有些器件明顯地比其他一些器件噪聲小得多，測試抗擾度時(shí)可采用同樣的探頭，并連到信號發(fā)生器的輸出端(連續射頻或瞬態(tài))。但如果探頭是儀器專(zhuān)配的(不只是簡(jiǎn)單的短路環(huán)或導線(xiàn))，首先要檢查其功率承受能力是否滿(mǎn)足要求。測試時(shí)近場(chǎng)探頭需貼近器件或PCB板，為了定位“關(guān)鍵探測點(diǎn)”和最大化探頭方向 ， 應首先在整個(gè)區域進(jìn)行水平及垂直掃描(使探頭在各個(gè)方向相互垂直)，然后在信號最強的區域集中進(jìn)行掃描。

上一頁(yè) 1 2 3 4 下一頁(yè)